Uni-Logo
English       Login
Rechnerarchitektur - Arbeitsgruppe Bernd Becker
        Startseite         |         Institut für Informatik         |         Technische Fakultät
 

Einleitung

Technologische Fortschritte erlauben die Realisierung von Chips mit vielen Millionen Transistoren. Neben klassischen Rechenanlagen und PCs gewinnen Systeme, die durch die Integration von Prozessoren, Spezialhardware und Software entstehen, zunehmend an Bedeutung. Vielfach handelt es sich um "Systems on Chip", die neben digitalen und analogen Komponenten auch Sensoren, Aktoren und andere mikroelektromechanische Bauteile enthalten.

So genannte Eingebettete Systeme, "Computer, die man nicht sieht", gelten als die Schlüsselanwendung der Informationstechnologie in den kommenden Jahren. Bereits heute kommt, so Schätzungen, ein Europäer täglich mit durchschnittlich 60 bis 100 eingebetteten Systemen in Berührung. Das sind, wie der Name bereits andeutet, Systeme, bei denen Informationsverarbeitung in einer Umgebung eingebettet ist und dort komplexe Regelungs-, Steuerungs- oder Datenverarbeitungsaufgaben übernimmt. Beispiele finden sich im Verkehrswesen (Autos, Eisenbahnen und Flugzeugen), in der Medizintechnik, Mobilkommunikation, Unterhaltungselektronik und in der Fertigungstechnik. Das Wachstumspotential und die Anwendungsvielfalt, verbunden mit unzähligen, konzeptuellen und technischen Fragestellungen sind Herausforderung und zugleich Chance für Industrie und Forschung.

Die Arbeitsgruppe Rechnerarchitektur der Albert-Ludwigs-Universität Freiburg beschäftigt sich mit verschiedenen Bereichen und Projekten, jedoch schwerpunktmäßig mit der Entwicklung, Anwendung und Analyse von "Methoden zum computerunterstützten Entwurf von Schaltungen und Systemen". Dabei spielt die Qualitätssicherung durch Test und Verifikation insbesondere bei sicherheitskritischen Systemen eine herausragende Rolle. Die Arbeiten gliedern sich in die folgenden drei Bereiche:

  • Basis-Datenstrukturen und Kern-Algorithmen
  • Verifikation (= Entdecken und Entfernen von Entwurfsfehlern)
  • Test (= Entdecken von physikalischen Defekten)

Übersicht

Basis-Datenstrukturen und Kernalgorithmen
SAT-Solver MIRA
Lösen von abhängigkeitsquantifizierten Booleschen Formeln (gefördert durch die DFG, in Kooperation mit der Arbeitsgruppe für Betriebssysteme)
antom SAT Solving Library

Verifikation
CEBug CounterExample Generation for Stochastic Systems using Bounded Model Checking
Automatisierte Verifikationstechniken bei unvollständiger Information (gefördert durch die DFG, in Kooperation mit der Arbeitsgruppe für Betriebssysteme)

Test
Test und Diagnose in Nanoscale-Technologien (gefördert durch die DFG)
RealTest — Test und Zuverlässigkeit nanoelektronischer Systeme

Entwurf von Schaltungen und Systemen
SHIVA: Sichere Hardware in der Informationsverarbeitung
Scale4Edge Skalierbare Infrastruktur für Edge-Computing

E-Learning/Lehrentwicklung/Weiterbildung
Weiterbildungsprogramm Intelligente Eingebettete Mikrosysteme
SMILE - Smartphones in der Lehre
Freiräume für Wissenschaftliche Weiterbildung

Graduiertenkollegs
EMS - Eingebettete Mikrosysteme (gefördert durch die DFG)

Know-how Transfer, Ausgründungen
mindshape
Life-2-Digital
FEST-AmI: Freiburg Embedded SystemsTalks - Academia meets Industry (in Kooperation mit Endress+Hauser AG, Micronas GmbH, Sick AG)


Abgeschlossene Projekte

Basis-Datenstrukturen und Kernalgorithmen
Visualisierung
SAT und Systemaspekte
ILP und BDDs
Genetische Algorithmen
Binary Decision Diagrams (BDDs)
AIGs und BMC

Verifikation
Verifikation von Arithmetik-Schaltungen mit Word-Level Decision Diagrams
VALSE-XT (Förderschwerpunkt EkompaSS des BMBF, gemeinsam mit der Arbeitsgruppe für Betriebssysteme)
Funktionale Simulation
Formale Verifikation mit Decision Diagrams
FEST - Funktionale Verifikation von Systemen (gefördert im Rahmen der BMBF-Förderinitiative Ekompass, in Kooperation mit der Arbeitsgruppe Betriebssysteme)
Bounded Model Checking of Blackbox Designs via Quantified Boolean Formulas (gefördert durch den DAAD (VIGONI))
BMC für lineare hybride Systeme
Black-Box Model Checking
Black-Box BMC
Bisimulation
AVACS: Automatic Verification and Analysis of Complex Systems
Automaten-basierte Verifikation
Accurate Dead Code Detection in Embedded C Code by Arithmetic Constraint Solving (Transferprojekt zum SFB/TR 14 AVACS - H1/2)

Test
Resistive Brückenfehler
DBT - Defect Based Testing (gefördert von Mentor Graphics (Portland)

Synthese
XOR-basierte Logiksynthese (gefördert durch die DFG)
Technologieabhängige Logiksynthese
Routing-Probleme in VLSI-Systemen - Lösungsansätze mit Genetischen Algorithmen (gefördert durch die DFG)
PTL-Synthese mit Multiplexerschaltkreisen
Logiksynthese mit Funktionaler Dekomposition

Entwurf von Schaltungen und Systemen
Entwurf eines Multiprozessorsystems auf Microcontroller-Basis

E-Learning/Lehrentwicklung/Weiterbildung
Winfoline
ULI - Universitärer Lehrverbund Informatik (gefördert durch das BMBF)
MoPo - Mobile Pools (Mobile Rechner Pools, unterstützt durch das MWK Baden Württemberg)
F-MoLL - Mobilität in Lehre und Lernen (gefördert durch das BMBF)

Graduiertenkollegs
Mathematische Logik und Anwendungen (gefördert durch die DFG)

Security
Algebraische Fehlerangriffe


Drittmittel

Wir bedanken uns bei unseren Drittmittelgebern: