Uni-Logo
English       Login
Rechnerarchitektur
        Startseite         |         Institut für Informatik         |         Technische Fakultät
 

Wintersemester 2017/18

Technische Informatik
In der Vorlesung wird der Aufbau und Entwurf von Rechnern von der Gatterebene bis zur Anwendungsebene behandelt.

Nach einem einführenden Überblick über die Arbeitsweise von Rechnern (Modellierung, CPU, Speicher, Zeichendarstellung und Zahldarstellung) liegt ein Schwerpunkt der Veranstaltung auf der Vermittlung der notwendigen Grundlagen zum Schaltkreisentwurf. Dazu gehören Boolesche Funktionen und Methoden ihrer Beschreibung, wie Entscheidungsdiagramme, Boolesche Ausdrücke und Schaltkreise. Elementare Methoden der Logiksynthese (z.B. Verfahren von Quine-McCluskey) werden eingeführt und erprobt. In einem weiteren Teil des Moduls widmen sich die Studierenden der Rechnerarithmetik. Ausgehend von verschiedenen Zahlendarstellungen werden Addierer, Multiplizierer und eine ALU entworfen und deren Komplexität abgeschätzt. Darüber hinaus werden Tristate-Treiber, speichernde Elemente und Busse eingeführt. Die Studierenden nutzen die erworbenen Kenntnisse zu Entwurf und Analyse eines kleinen Rechners (ausgehend von einzelnen Komponenten).


Wichtig: Die Einteilung der Übungsgruppen erfolgt in der ersten Vorlesungswoche im Rahmen der Veranstaltung (und nicht im HisInOne). In der ersten Vorlesungswoche finden keine Übungen statt.
Test und Zuverlässigkeit Lehrinhalt: Die Herstellung von integrierten Schaltungen (Microchips, ICs) ist ein Ausbeuteprozess, d.h. einige der ICs sind inhärent fehlerhaft. Da die Auslieferung fehlerhafter Chips hohe Folgekosten nach sich zieht, bemüht man sich, diese möglichst frühzeitig durch Testen auszusondern. Heute hat sich der sog. structural test flow durchgesetzt, bei dem die Defekte mit Hilfe von Fehlermodellen abstrahiert werden und Testmuster generiert werden, welche eine hohe Abdeckung bzgl. dieser Modelle gewährleisten. Insgesamt werden die Testkosten mit bis zu 40% der Gesamt-Fertigungskosten des ICs beziffert. Außerdem ist es heute weitgehend akzeptiert, bereits während des Entwurfs auf die spätere Testbarkeit der Schaltung zu achten (design for testability, DFT). Daher ist ein Grundwissen in Testfragen auch für Hardware-Designer eine wichtige Kompetenz. Die Veranstaltung wird zunächst klassische Test-Themen wie Fehlermodelle, (stuck-at)-Fehlersimulation und Testmustergenerierung behandeln sowie eine Einführung in DFT-Methoden wie scan design und eingebauter Selbsttest geben. Danach werden aktuelle Forschungsthemen wie Defect Based Testing, Nichtstandard-Fehlermodelle, Test für Systems-on-Chip, variation aware testing angesprochen.
Proseminar: SAT Solving and Beyond In diesem Proseminar sollen Algorithmische Methoden erarbeitet und vermittelt werden, die sich mit der Lösung des SAT-Problems und seiner Erweiterungen (zB #SAT, SMT) beschäftigen.

Vorbesprechung: 16.10.2017, 15-16 Uhr, SR 02-017 (G.-Köhler-Allee 052)

Sommersemester 2017

Rechnerarchitektur / Computer Architecture Vorlesung 3+1 SWS, 6 ETCS

Wahlpflichtmodul im Bachelor/Master-Studiengang Informatik
Pflichtmodul im Bachelor/Master-Studiengang ESE