PTL-Synthese mit Multiplexerschaltkreisen

| Beteiligte Mitarbeiter | Projektbeschreibung | Publikationen |

Die grundsätzliche Aufgabe beim Entwurf einer Schaltung besteht darin, eine gegebene Schaltungsspezifikation in eine korrekte Schaltungsimplementierung umzusetzen. Ein Teilschritt in diesem Entwurfsablauf ist die Logiksynthese, die ausgehend von der Spezifikation, die der funktionale Entwurf liefert, eine geeignete Implementierung generiert. Ergebnis der Logiksynthese ist eine Netzlistenbeschreibung über einer bestimmten Menge von Grundzellen.

Der in diesem Projekt behandelte Themenkomplex ist im wesentlichen der kombinatorischen Logiksynthese zuzurechnen, d.h. der automatischen Synthese kombinatorischer Teilschaltungen (ohne speichernde Elemente).

Bei der DD-basierten Logiksynthese wird versucht, die Effizienz von Entscheidungsdiagrammen (Decision Diagrams, DDs) bei der Repräsentation und Manipulation Boolescher Funktionen auszunutzen.

In einem ersten Ansatz wurde die DD-basierte Logiksynthese zur automatischen Generierung von Pass Transistor Logic-Schaltungen eingesetzt.

Pass Transistor Logic (PTL) erwies sich als konkurrenzfähige Alternative zu statischem CMOS-Entwurf (bzgl. Fläche, Verzögerungszeit und Leistungsverbrauch).

Existierende automatische PTL-Synthesetools benutzen eine direkte Abbildung von \\\"decomposed BDDs\\\" auf PTL: Dabei wird die in PTL zu realisierende Schaltung in Cluster eingeteilt und für die Teilschaltungen der einzelnen Cluster werden BDDs (Binary Decision Diagrams) aufgebaut. Die BDD-Knoten können als Multiplexer interpretiert werden und werden dann in einfacher Weise durch Transistoren realisiert:



Im vorliegenden Projekt wurde dieser Ansatz durch Optimierung allgemeinerer Multiplexer-Schaltkreise zur PTL-Synthese verbessert. Eigenschaften von BDDs, die nur bei der Verifikation wesentlich sind (da sie zu kanonischen Darstellungen führen), werden hierbei aufgegeben. Im Vergleich mit BDDs ist bei Multiplexer-Schaltkreisen

keine Ordnungsrestriktion vorhanden und

Select-Eingänge von Multiplexern können nicht nur mit primären Eingängen, sondern auch mit internen Signalen verbunden sein.

Die Ausnutzung des entstehenden Optimierungspotentials bei Multiplexer-Schaltungen führte sowohl hinsichtlich der Fläche als auch hinsichtlich der Tiefe zu beträchtlichen Verbesserungen der entstehenden PTL-Schaltungen.