Uni-Logo
English       Login
Rechnerarchitektur
        Startseite         |         Institut für Informatik         |         Technische Fakultät
 

Technologieabhängige Logiksynthese

| Beteiligte Mitarbeiter | Projektbeschreibung | Struktur des Projekts | Publikationen |


Beteiligte Mitarbeiter

Lehrstuhl für Rechnerarchitektur
Rolf Drechsler, Prof. Dr.
Wolfgang Günther, Dr.


Projektbeschreibung

Die Logiksynthese befaßt sich mit allen Aufgaben und Problemen, die es im Zusammenhang mit einer möglichst optimalen Realisierung kombinatorischer und sequentieller Logik zu bewältigen gibt.



Struktur des Projekts

Exakte Synthese



Es wurde ein exaktes Verfahren entwickelt, welches einen minimalen Schaltkreis zu einer gegebenen Bibliothek (Menge von Grundgattern) berechnet. Um den Suchraum einzuschränken werden BDDs verwendet, um die Funktionalität von Teilschaltkreisen zu bestimmen. Der Algorithmus wurde verallgemeinert, um ULMs (Universal Logic Modules) automatisiert und optimal zu generieren.


Technologieabhängige Synthese



Üblicherweise wird der Syntheseprozess in mehrere Ebenen zerteilt:

1. High-Level Synthese (Übersetzung in eine Netzliste)
2. (technologieunabhängige) Synthese / Optimierung
3. Technology mapping (Abbilden auf eine Zieltechnologie)
4. Placement / Routing

Dabei wird in jeder der Phasen nach bestimmten Kriterien optimiert, die aber nicht unbedingt auch gut für die darauf folgende Phase sein müssen. So wird beispielsweise bei der technologieunabhängigen Synthese oft nach Literalen minimiert, verwendet man aber FPGAs (Field Programmable Gate Arrays) als Zieltechnologie, so ist die Zahl der Literale meist kein gutes Maß für die Größe der resultierenden Schaltung. Deshalb arbeiteten wir an einem BDD-basierten Ansatz zur Synthese, welcher technologieunabhängige Synthese und technology mapping in einem Schritt ausführt. Hier kamen unter anderem auch linear transformierte BDDs zum Einsatz.


EXOR-basierte Synthese



Durch den häufigen Einsatz von FPGAs ist die Verwendung von EXOR-Gattern in der Logiksynthese sehr vielversprechend geworden, da auf FPGAs EXOR-Gatter oft die gleichen Kosten verursachen wie AND- und ODER-Gatter. In diesem Zusammenhang können LT-BDDs gesehen werden, welche sozusagen EXOR-Gatter an den Eingängen verwenden. Dies wurde bei der technologieabhängigen Synthese auch getan.



Publikationen
Rolf Drechsler, Prof. Dr., Wolfgang Günther, Dr.
Exact Circuit Synthesis
Advanced Computer Systems, 1998
Wolfgang Günther, Dr., Rolf Drechsler, Prof. Dr.
Creating Hard Problem Instances in Logic Synthesis using Exact Minimization
IEEE International Symposium on Circuits and Systems, 1999
Rolf Drechsler, Prof. Dr., Wolfgang Günther, Dr.
Generation of Optimal Universal Logic Modules
IEEE EUROMICRO Conference, 1999
Wolfgang Günther, Dr., Rolf Drechsler, Prof. Dr.
ACTion: Combining Technology Mapping and Logic Synthesis for MUX based FPGAs
EUROMICRO, 2000
Wolfgang Günther, Dr., Rolf Drechsler, Prof. Dr.
Performance Driven Optimization for MUX based FPGAs
VLSI Design Conf., 2001