Materialien
Vorlesungsmaterial
Zuverlässigkeit und Redundanz beim Entwurf von Eingebetteten Systemen - Wintersemester 08/09
Zeit / Ort
| Vorlesung | Die Einführung in VHDL und FPGA-Synthese findet am Mo, 10.11. und Mo, 17.11., jeweils um 9:00 s.t. im Besprechungsraum des Lehrstuhls für Rechnerarchitektur (Erdgeschoss Geb. 051) statt. Die Vorbesprechung fand am Dienstag, den 4. November 2008, um 12:00 statt. |