Uni-Logo
English       Login
Rechnerarchitektur
        Startseite         |         Institut für Informatik         |         Technische Fakultät
 

TIGUAN TSI

| Beteiligte Mitarbeiter | Beschreibung | Publikationen |


Beteiligte Mitarbeiter

Lehrstuhl für Rechnerarchitektur
Alexander Czutro, Dipl.-Inf. Entwickler / Kontakt


Beschreibung

TIGUAN (Thread-parallel Integrated test pattern Generator Utilising satisfiability ANalysis) ist ein Testmustergenerator, der das Testmustergenerierungsproblem auf Instanzen der Boolschen Erfüllbarkeit (SAT) abbildet und damit von den effizienten Lernstrategien moderner SAT-Solver profitiert, die das Tool in die Lage versetzen, redundante und schwer zu entdeckende Fehler in kürzerer Zeit als traditionelle strukturelle Testmustergenerierungsmethoden zu klassifizieren. Das Tool ist außerdem erweitert worden, um eine Kombination der dynamischen Kompaktierung und der SAT-basierten Testmustergenerierung zu ermöglichen.

Unterstützt wird ein eigenes leicht erweiterbares Fehlermodell (CMS@ – Conditional Multiple Stuck-At), bei dem in Abhängigkeit der Belegung einer beliebiegen Anzahl an Aggressor-Leitungen eine beliebige Anzahl an Opferleitungen konstant auf 0 oder auf 1 sind. Alle klassischen Fehlermodelle, darunter Stuck-at, Brücken- und Verzögerungsfehler, sowie defektbasiertes Testen unterstützende Modelle wie etwa das ausschöpfende Testen, lassen sich leicht auf CMS@ abbilden.

Unter den Anwendungen des Tools sind die Arbeiten der Universität Paderborn zu nennen, bei denen die Abschätzung der Fehlersicherheit von fehlertoleranten Schaltungen auf das Problem der Testmustergenerierung zurückgeführt wurde.

Bei der neuen Generation des Tools, TIGUAN TSI (TSI = Total System Integration), handelt es sich um eine C++-Bibliothek, die sich mit beliebigen HDL-Parsern kombinieren lassen. Außerdem bietet die Bibliothek die Möglichkeit der Timeframe-Erweiterung von sequentiellen Schaltungen.

Das verwendete SAT-Solver-Backend ist antom.



Publikationen
A. Czutro, I. Polian, M. Lewis, P. Engelke, S.M. Reddy, B. Becker
TIGUAN: Thread-parallel Integrated test pattern Generator Utilizing satisfiability ANalysis
International Conference on VLSI Design, 2009
M. Hunger, S. Hellebrand, A. Czutro, I. Polian, B. Becker
ATPG-Based Grading of Strong Fault-Secureness
IEEE International Online Testing Symposium, 2009
A. Czutro, I. Polian, P. Engelke, S.M. Reddy, B. Becker
Dynamic Compaction in SAT-Based ATPG
Asian Test Symposium, 2009
A. Czutro, I. Polian, M. Lewis, P. Engelke, S. Reddy, B. Becker
Thread-parallel integrated test pattern generator utilizing satisfiability analysis
International Journal of Parallel Programming, 2010