VALSE-XT

Beteiligte Mitarbeiter
Lehrstuhl für Rechnerarchitektur
Bernd Becker, Prof. Dr.
Kooperationspartner
Lehrstuhl für Betriebssysteme

Projektbeschreibung

SoCs ermöglichen fast unbegrenzte Produktinnovationen. Aber beim Entwurf solcher Chips wird die Verifikation zum begrenzenden Faktor. 60-80% der Entwurfsaufwände entfallen auf die Verifikation. Die Projektpartner von VALSE-XT gehen davon aus, dass die Unvollständigkeit der Simulation maßgeblich für das Verifikationsproblem verantwortlich ist. Die Simulation für wichtige Verifikationsaufgaben kann durch weit leistungsfähigere, spezialisierte Verfahren ersetzt werden, die massive Produktivitäts- und Qualitätsgewinne bringen. Aus dieser Arbeitshypothese wurden das Valse-Programm und insbesondere das Arbeitsprogramm für VALSE-XT abgeleitet. Es sieht vor,

die Technik der formalen Eigenschaftsprüfung zu einer erschöpfenden, hochautomatisierten Verifikation auszubauen,
die Korrektheit automatischer und händischer Entwurfsverfeinerungen für digitale Schaltungen und Analogzellen durch mathematische Äquivalenzvergleiche zu garantieren und
durch eine vollständige Betriebsfehleranalyse kostengünstig die Robustheit sicherheitskritischer Systeme gegen Betriebsfehler sicherzustellen.

Zusammensetzung des Prokjektkonsortiums:

Partner:
Concept Engineering GmbH
Infineon Technologies AG
Lucent Technologies
Network Systems GmbH
Melexis GmbH
Robert Bosch GmbH

Unterauftragnehmer:
Universität Bremen
Universität Darmstadt
Universität Freiburg
Universität Hannover
Universität Kaiserslautern
Universität Tübingen
Fraunhoferinstitut für Integrierte Schaltungen Dresden
Institut für mikroelektronische- und mikromechanische- Systeme GmbH

Weitere Details zum Gesamtprojekt finden sich [hier]. Die Arbeitsgruppe für Rechnerarchitektur beschäftigt sich im Rahmen von Valse-XT insbesondere mit "Intelligentem Debugging für den sequentiellen Äquivalenzvergleich".

Kontakt

Prof. Dr. Bernd Becker