Uni-Logo
English       Login
Rechnerarchitektur
        Startseite         |         Institut für Informatik         |         Technische Fakultät
 
Name Piet Engelke, Dr. Piet Engelke, Dr.
Adresse Technische Fakultät
Albert-Ludwigs-Universität
Georges Köhler Allee, Gebäude 51
79110 Freiburg im Breisgau
Deutschland
Büro Gebäude 51, Raum 01..035
Telefon ++49 +761 203-8145
Fax ++49 +761 203-8142
eMail engelke@informatik.uni-freiburg.de
Website http://publicationslist.org/piet.engelke

Piet Engelke

Jahre: 2010 | 2009 | 2008 | 2007 | 2006 | 2005 | 2004 | 2003 | 2002 | 2000

    2010

    Icon: top nach oben zur Jahresübersicht
    • Alexander Czutro, Ilia Polian, Matthew Lewis, Piet Engelke, Sudhakar M. Reddy, Bernd Becker
      Thread-Parallel Integrated Test Pattern Generator Utilizing Satisfiability Analysis
      2010 International Journal of Parallel Programming, Band: 38, Nummer: 3-4, Seiten: 185 - 202

    2009

    Icon: top nach oben zur Jahresübersicht

    2008

    Icon: top nach oben zur Jahresübersicht
    • Alejandro Czutro, Nicolas Houarche, Piet Engelke, Ilia Polian, Mariane Comte, Michel Renovell, Bernd Becker
      A Simulator of Small-Delay Faults Caused by Resistive-Open Defects
      2008 IEEE European Test Symp., Seiten: 113 - 118
    • Alejandro Czutro, Ilia Polian, Matthew Lewis, Piet Engelke, Sudhakar M. Reddy, Bernd Becker
      TIGUAN: Thread-parallel Integrated test pattern Generator Utilizing satisfiability ANalysis
      2008 edaWorkshop
    • Piet Engelke, Ilia Polian, Michel Renovell, Sandip Kundu, Bharath Seshadri, Bernd Becker
      On Detection of Resistive Bridging Defects by Low-Temperature and Low-Voltage Testing
      2008 IEEE Trans. on CAD, Band: 27, Nummer: 2, Seiten: 327 - 338
    • Stefan Spinner, Ilia Polian, Piet Engelke, Bernd Becker, Martin Keim, Wu-Tung Cheng
      Automatic Test Pattern Generation for Interconnect Open Defects
      2008 VLSI Test Symp., Seiten: 181 - 186
    • Stefan Spinner, Ilia Polian, Piet Engelke, Bernd Becker, Martin Keim, Wu-Tung Cheng
      Automatic Test Pattern Generation for Interconnect Open Defects
      2008 GI/ITG Workshop “Testmethoden und Zuverlässigkeit von Schaltungen und Systemen”
    • Ilia Polian, Yusuke Nakamura, Piet Engelke, Stefan Hillebrecht, Kohei Miyase, Seiji Kajihara, Bernd Becker, Xiaoqing Wen
      Diagnose realistischer Defekte mit Hilfe des X-Fehlermodells
      2008 GMM/GI/ITG Reliability and Design Conf., Seiten: 155 - 156
    • Ilia Polian, Yusuke Nakamura, Piet Engelke, Stefan Spinner, Kohei Miyase, Seiji Kajihara, Bernd Becker, Xiaoqing Wen
      Diagnosis of Realistic Defects Based on the X-Fault Model
      2008 IEEE Design and Diagnostics of Electronic Circuits and Systems, Seiten: 263 - 268
    • Stefan Hillebrecht, Ilia Polian, Piet Engelke, Bernd Becker, Martin Keim, Wu-Tung Cheng
      Extraction, Simulation and Test Generation for Interconnect Open Defects Based on Enhanced Aggressor-Victim Model
      2008 Int'l Test Conf., Seiten: 1 - 10
    • Piet Engelke, Ilia Polian, Jürgen Schlöffel, Bernd Becker
      Resistive Bridging Fault Simulation of Industrial Circuits
      2008 Conf. on Design, Automation and Test in Europe, Seiten: 628 - 633
    • Piet Engelke, Ilia Polian, Jürgen Schlöffel, Bernd Becker
      Resistive Bridging Fault Simulation of Industrial Circuits
      2008 GI/ITG Workshop “Testmethoden und Zuverlässigkeit von Schaltungen und Systemen”

    2007

    Icon: top nach oben zur Jahresübersicht
    • Piet Engelke, Bettina Braitling, Ilia Polian, Michel Renovell, Bernd Becker
      SUPERB: Simulator Utilizing Parallel Evaluation of Resistive Bridges
      2007 IEEE Asian Test Symp., Seiten: 433 - 438
    • Stefan Spinner, Jie Jiang, Ilia Polian, Piet Engelke, Bernd Becker
      Simulating Open-Via Defects
      2007 IEEE Asian Test Symp., Seiten: 265 - 270

    2006

    Icon: top nach oben zur Jahresübersicht
    • Piet Engelke, Ilia Polian, Michel Renovell, Bernd Becker
      Simulating Resistive Bridging and Stuck-At Faults
      2006 IEEE Trans. on CAD, Band: 25, Nummer: 10, Seiten: 2181 - 2192
    • Michel Renovell, Mariane Comte, Ilia Polian, Piet Engelke, Bernd Becker
      Analyzing the memory effect of resistive open in CMOS random logic
      2006 Int'l Conf. on Design and Test of Integrated Systems in Nanoscale Technology, Seiten: 251 - 256
    • Piet Engelke, Ilia Polian, Michel Renovell, Bernd Becker
      Automatic Test Pattern Generation for Resistive Bridging Faults
      2006 Jour. Electronic Testing, Band: 22, Nummer: 1, Seiten: 61 - 69
    • Yuyi Tang, Hans-Joachim Wunderlich, Piet Engelke, Ilia Polian, Bernd Becker, Jürgen Schlöffel, Friedrich Hapke, Michael Wittke
      X-Masking During Logic BIST and Its Impact on Defect Coverage
      2006 IEEE Trans. on VLSI Systems, Band: 14, Nummer: 2, Seiten: 193 - 202
    • Michel Renovell, Mariane Comte, Ilia Polian, Piet Engelke, Bernd Becker
      A Specific ATPG technique for Resistive Open with Sequence Recursive Dependency
      2006 IEEE Asian Test Symp., Seiten: 273 - 278
    • Piet Engelke, Ilia Polian, Hans Manhaeve, Michel Renovell, Bernd Becker
      Delta-IddQ Testing of Resistive Short Defects
      2006 IEEE Asian Test Symp., Seiten: 63 - 68
    • Piet Engelke, Ilia Polian, Hans Manhaeve, Bernd Becker
      IddQ Testing of Resistive Bridging Defects
      2006 GI/ITG Workshop “Testmethoden und Zuverlässigkeit von Schaltungen und Systemen”, Seiten: 123 - 124

    2005

    Icon: top nach oben zur Jahresübersicht
    • Ilia Polian, Piet Engelke, Michel Renovell, Bernd Becker
      Modeling feedback bridging faults with non-zero resistance.
      2005 Jour. Electronic Testing, Band: 21, Nummer: 1, Seiten: 57 - 69
    • Gang Chen, Sudhakar M. Reddy, Irith Pomeranz, Janusz Rajski, Piet Engelke, Bernd Becker
      An Unified Fault Model and Test Generation Procedure for Interconnect Opens and Bridges
      2005 IEEE European Test Symp., Seiten: 22 - 27
    • Ilia Polian, Piet Engelke, Michel Renovell, Bernd Becker
      Modeling feedback bridging faults with non-zero resistance
      2005 Jour. Electronic Testing, Band: 21, Nummer: 1, Seiten: 57 - 69
    • Sandip Kundu, Piet Engelke, Ilia Polian, Bernd Becker
      On Detection of Resistive Bridging Defects by Low-Temperature and Low-Voltage Testing
      2005 IEEE Asian Test Symp., Seiten: 266 - 269
    • Ilia Polian, Sandip Kundu, Jean-Marc Galliere, Piet Engelke, Michel Renovell, Bernd Becker
      Resistive Bridge Fault Model Evolution From Conventional to Ultra Deep Submicron Technologies
      2005 VLSI Test Symp., Seiten: 343 - 348
    • Piet Engelke, Valentin Gherman, Ilia Polian, Yuyi Tang, Hans-Joachim Wunderlich, Bernd Becker
      Sequence Length, Area Cost and Non-Target Defect Coverage Tradeoffs in Deterministic Logic BIST
      2005 IEEE Design and Diagnostics of Electronic Circuits and Systems, Seiten: 43 - 48
    • Piet Engelke, Valentin Gherman, Ilia Polian, Yuyi Tang, Hans-Joachim Wunderlich, Bernd Becker
      Sequence Length, Area Cost and Non-Target Defect Coverage Tradeoffs in Deterministic Logic BIST
      2005 GI/ITG Workshop “Testmethoden und Zuverlässigkeit von Schaltungen und Systemen”, Seiten: 16 - 20
    • Piet Engelke, Valentin Gherman, Ilia Polian, Yuyi Tang, Hans-Joachim Wunderlich, Bernd Becker
      Sequence Length, Area Cost and Non-Target Defect Coverage Tradeoffs in Deterministic Logic BIST
      2005 IEEE Int'l Workshop on Current and Defect-Based Testing, Seiten: 43 - 48

    2004

    Icon: top nach oben zur Jahresübersicht
    • Yuyi Tang, Hans-Joachim Wunderlich, Harald Vranken, Friedrich Hapke, Michael Wittke, Piet Engelke, Ilia Polian, Bernd Becker
      X-masking during logic BIST and its impact on defect coverage
      2004 IEEE Int'l Workshop on Test Resource Partitioning, Seiten: 442 - 451
    • Piet Engelke, Ilia Polian, Michel Renovell, Bernd Becker
      Automatic test pattern generation for resistive bridging faults
      2004 IEEE European Test Symp., Seiten: 160 - 165
    • Piet Engelke, Ilia Polian, Michel Renovell, Bernd Becker
      Automatic test pattern generation for resistive bridging faults
      2004 IEEE Int'l Workshop on Current and Defect-Based Testing, Seiten: 89 - 94
    • Piet Engelke, Ilia Polian, Michel Renovell, Bharath Seshadri, Bernd Becker
      The Pros and Cons of Very-Low-Voltage Testing: An Analysis Based on Resistive Short Defects
      2004 VLSI Test Symp., Seiten: 171 - 178
    • Piet Engelke, Ilia Polian, Michel Renovell, Bharath Seshadri, Bernd Becker
      The Pros and Cons of Very-Low-Voltage Testing: An Analytical View
      2004 GI/ITG Workshop “Testmethoden und Zuverlässigkeit von Schaltungen und Systemen”, Seiten: 149 - 153
    • Yuyi Tang, Hans-Joachim Wunderlich, Harald Vranken, Friedrich Hapke, Michael Wittke, Piet Engelke, Ilia Polian, Bernd Becker
      X-masking during logic BIST and its impact on defect coverage
      2004 Int'l Test Conf., Seiten: 442 - 451

    2003

    Icon: top nach oben zur Jahresübersicht
    • Ilia Polian, Piet Engelke, Michel Renovell, Bernd Becker
      Modelling Feedback Bridging Faults With Non-Zero Resistance
      2003 European Test Workshop, Seiten: 91 - 96
    • Piet Engelke, Ilia Polian, Michel Renovell, Bernd Becker
      Simulating Resistive Bridging Faults
      2003 GI/ITG Workshop “Testmethoden und Zuverlässigkeit von Schaltungen und Systemen”, Seiten: 92 - 97
    • Piet Engelke, Ilia Polian, Michel Renovell, Bernd Becker
      Simulating Resistive Bridging and Stuck-At Faults
      2003 Int'l Test Conf., Seiten: 1051 - 1059
    • Piet Engelke, Ilia Polian, Michel Renovell, Bernd Becker
      Simulating Resistive Bridging and Stuck-at Faults
      2003 IEEE Int'l Workshop on Current and Defect-Based Testing, Seiten: 49 - 56

    2002

    Icon: top nach oben zur Jahresübersicht
    • Ilia Polian, Piet Engelke, Bernd Becker
      Efficient Bridging Fault Simulation of Sequential Circuits Based on Multi-Valued Logics
      2002 Int'l Symp. on Multi-Valued Logic, Seiten: 216 - 222

    2000

    Icon: top nach oben zur Jahresübersicht
    • Piet Engelke, Bernd Becker, Martin Keim
      A Parameterizable Fault Simulator for Bridging Faults
      2000 European Test Workshop, Seiten: 63 - 68
    • Martin Keim, Piet Engelke, Bernd Becker
      A Parameterizable Fault Simulator for Bridging Faults
      2000 GI/ITG Workshop “Testmethoden und Zuverlässigkeit von Schaltungen und Systemen”