Uni-Logo
English       Login
Rechnerarchitektur
        Startseite         |         Institut für Informatik         |         Technische Fakultät
 

Projekte

SHIVA: Sichere Hardware in der Informationsverarbeitung

Projektbeschreibung

Sichere Informations- und Kommunikationstechnologien erfordern integrierte und aufeinander abgestimmte Schutzmaßnahmen auf allen Ebenen, beginnend von der Systemarchitektur über die Anwendungen und die Software, die Hardwarearchitektur, die Bausteinebene bis hin zur elektrischen Ebene. Isolierte Schutzmaßnahmen auf einer oder mehreren Ebenen werden entwertet, wenn Angriffe über andere Wege möglich sind. Eine besondere Rolle spielt hier die Hardware eines sicheren IKT-Systems, da sie neben funktionalen Angriffsmöglichkeiten, die auch die Software bietet, zahlreiche nichtfunktionale Angriffskanäle aufweist. Zu diesen gehören beispielsweise elektromagnetische Abstrahlung, Stromverbrauch und insbesondere die nichtfunktionale Infrastruktur. Diese integrierte Chip-Infrastruktur ist notwendig, um mittels kontrolliertem Zugriff auf die Test-, Diagnose- und Wartbarkeitsschnittstellen der Hardware während der Fertigung als auch im Feld einen wirtschaftlichen und zuverlässigen Betrieb zu gewährleisten. Andererseits eröffnet diese Infrastruktur zahlreiche Angriffsmöglichkeiten und kann das System verwundbar machen. Einer ganz besonderen Gefahr sind hier die sogenannten „Cyber Physical Systems“ (CPS) ausgesetzt, zu denen sicherheitskritische Systeme im Bereich der Automobilelektronik, der Medizintechnik oder auch der Fertigungstechnik (Industrie 4.0) gehören, da sie einem potentiellen Angreifer auch unmittelbar physisch zugänglich sein können. Das hier skizzierte Projekt wird für die Hardware von IKT-Systemen Entwurfs- und Verifikationsmethoden entwickeln, um auf Chipebene die folgenden Sicherheitseigenschaften zu garantieren: A) Ausschluss einer beabsichtigen oder unbeabsichtigten Manipulation des Systems B) Ausschluss der Beobachtung interner Daten, verwendeter Verfahren und Prozesse C) Schutz des geistigen Eigentums an der Hardware

Laufzeit

01.02.2016 bis 01.06.2019

Projektleitung

Prof. Dr. Bernd Becker

Ansprechpartner/in

Prof. Dr. Bernd Becker, M. Sc. Pascal Raiola

Kooperationspartner

Prof. Dr. H.-J. Wunderlich Ahmed Atteya, M. Sc. Natalia Lylina, M. Sc. Universität Stuttgart

Finanzierung

BW Stiftung

Publikationen


Jahre: 2019 | 2018 | 2017 | 2016

    2019

    Icon: top nach oben zur Jahresübersicht
    • Benjamin Thiemann, Linus Feiten, Pascal Raiola, Bernd Becker, Matthias Sauer
      On Integrating Lightweight Encryption in Reconfigurable Scan Networks
      2019 To appear in IEEE European Test Symposium
    • Pascal Raiola, Benjamin Thiemann, Jan Burchard, Ahmed Atteya, Natalia Kapstova, Hans-Joachim Wunderlich, Bernd Becker, Matthias Sauer
      On Secure Data Flow in Reconfigurable Scan Networks
      2019 To appear in Conf. on Design, Automation and Test in Europe

    2018

    Icon: top nach oben zur Jahresübersicht
    • Pascal Raiola, Michael A. Kochte, Ahmed Atteya, Laura Rodríguez Gómez, Hans-Joachim Wunderlich, Bernd Becker, Matthias Sauer
      Detecting and Resolving Security Violations in Reconfigurable Scan Networks
      2018 IEEE International Symposium on On-Line Testing and Robust System Design
    • Ahmed Atteya, Michael Kochte, Matthias Sauer, Pascal Raiola, Bernd Becker, Hans-Joachim Wunderlich
      Online Prevention of Security Violations in Reconfigurable Scan Networks
      2018 IEEE European Test Symposium
    • Pascal Raiola, Michael A. Kochte, Ahmed Atteya, Laura Rodríguez Gómez, Hans-Joachim Wunderlich, Bernd Becker, Matthias Sauer
      Design of Reconfigurable Scan Networks for Secure Data Transmission
      2018 GI/ITG Workshop “Testmethoden und Zuverlässigkeit von Schaltungen und Systemen”

    2017

    Icon: top nach oben zur Jahresübersicht

    2016

    Icon: top nach oben zur Jahresübersicht
    • Mathias Soeken, Pascal Raiola, Baruch Sterin, Bernd Becker, Giovanni De Micheli, Matthias Sauer
      SAT-based Combinational and Sequential Dependency Computation
      2016 Haifa Verification Conference (HVC)
    • Mathias Soeken, Pascal Raiola, Baruch Sterin, Matthias Sauer
      SAT-based Functional Dependency Computation
      2016 International Workshop on Logic & Synthesis
    • Michael Kochte, Rafal Baranowski, Matthias Sauer, Bernd Becker, Hans-Joachim Wunderlich
      Formal Verification of Secure Reconfigurable Scan Network Infrastructure
      2016 IEEE European Test Symposium
    • Michael Kochte, Matthias Sauer, Pascal Raiola, Bernd Becker, Hans-Joachim Wunderlich
      SHIVA: Sichere Hardware in der Informationsverarbeitung Formaler Nachweis komplexer Sicherheitseigenschaften in rekonfigurierbarer Infrastruktur
      2016 eda Workshop
    • Linus Feiten, Jonathan Oesterle, Tobias Martin, Matthias Sauer, Bernd Becker
      Systematic Frequency Biases in Ring Oscillator PUFs on FPGAs
      2016 IEEE Transactions on Multi-Scale Computing Systems (TMSCS), Band: PP, Nummer: 99