Posted by Jan am September 25, 2002 at 21:18:01:
In Reply to: Spikefreies Umschalten NAND posted by Dominik on September 24, 2002 at 10:42:44:
Also, im Keller-Paul steht folgendes (auf S. 251 wird es fürs AND-Gatter erklärt):
Die Eingänge A und B eines AND-Gatters sollen möglichst schnell von A=1, B=0 auf A=0, B=1 überführt werden, wobei am Ausgang C garantiert kein Spike entstehen darf.
Wir haben keine Angaben über das Verhalten von C, sofern beide physikalischen Eingangssignale zwischen V_IH und V_IL liegen. Wir wissen auch nicht, was geschieht, wenn wir A absenken und dann B heben, bevor der Effekt der Absenkung von A durch das Gatter propagiert worden ist. Deshalb verfahren wir in 2 Schritten:
1. Signal A wird - bezgl. Spannung M - zur Zeit t0 = 0 abgesenkt. Dann bleibt C=0, aber das Gatter schaltet intern - bzgl. M - zur Zeit (2.5 , 6.3). Spätestens zur Zeit t1 = 6.3 + delta ist dann tatsächlich C=0 bzgl. V_IL wegen A=0
2. Nachdem das Gatter intern ganz umgeschaltet hat, heben wir Signal B - bzgl. M - zur Zeit t2 = t1 + delta = 6.2 + 2*delta.
Dann bleibt B=0 bzgl. V_IL mindestens bis Zeit t2 - delta = t1
(...)
Eineanaloge Situation entsteht in Abb. 5.11, wo beide Eingänge eines NAND-Gatters so umgeschaltet werden, daß der Ausgang garantiert 1 bleibt. Man muß nur in der obigen Analyse die Verzögerungszeit t_PHL des AND-Gatters durch die Zeit t_PLH des NAND-Gatters ersetzen. Ist delta = 2.5ns, so folgt
t2 - t0 = 11.3 --für AND-Gatter
t2 - t0 = 11.0 --für NAND-Gatter
Alles klar? Es geht also darum, wieviel Zeit muss vergehen, bis die Änderung von A durchs Gatter PROPAGIERT wurde.
Wir müssen also 2 Fälle unterscheiden:
1. Wir wollen A von 1 auf 0 senken, B ist konstant 0. Dann ändert sich am Ausgang vom NAND gar nichts.
2. Wir wollen A von 1 auf 0 senken, B ist konstant 1. Dann findet am Ausgang vom NAND eine steigende Flanke statt - die Verzögerungszeit beträgt (2.4 , 6.0).
Beim NAND-Gattter ändert sich bei Belegung