Gesendet von Timo am 04. Juni 2003 um 09:45 Uhr.

hi! ich habe für die opsel-logik ein eigenes projekt erstellt. diese logik speichert die eingabe und dekodiert diese (output-enable&sub) und funktioniert zu meiner zufriedenheit. wenn ich nun aber das symbol in meine recheneinheit integriere, so ergibt die simulation nur noch unsin. laut den resultierenden simulationen bleiben die dlatches der opsle-logik (angeblich) undefiniert, im gegensatz zu den dekodierten ausgängen. dieser unstand betrübt mich zu tiefst, da diese ja letztendlich auch an den d-latch ausgängen hängen. hat jemand eine idee woran dieser umstand liegen könnte? MfG, Timo