Gesendet von Tobias Schubert am 02. Mai 2002 um 09:04 Uhr.

Als Antwort auf Versuchreihe 2, Versuch 2, Aufgabe 2 (Master-Slave-FF) gesendet von gr-06-02 am 01. Mai 2002 um 21:03 Uhr.

: Hallo, : Die Abbildung des Master-Slave-FlipFlop (Abbildung 2) enthält ein NAND mit nur einem Eingang. Fungiert dieses NAND als NOT indem der Takt an beiden Eingängen anliegt? --> Jawohl, die Abbildung ist aus einem älteren Lehrbuch. : In TI II kam das Master-Slave-FlipFlop unseres Wissen nach nur im Übunsblatt 7 einmal kurz vor. Dort wurde es aus zwei D-Latches zusammengesetzt. Dabei hatte es zwei Eingänge und drei Ausgänge. Das aus Abbildung zwei hat im Gegensatz dazu jedoch drei Eingänge und zwei Ausgänge. --> Ich kenne dieses Übungsblatt nicht. Allerdings unterscheidet sich ein einzelnes D-Latch nicht sehr stark von einem der beiden Module aus Abb. 2, lediglich die entsprechende Logik, die aus dem Wert des Einganges D des D-Latches die beiden "inneren" Eingänge R und S des RSFF im D-Latch steuert, fehlt und muss im von Euch zu realisierenden Register integriert werden (D = 0 --> R = 1, S = 0; D = 1 --> S = 1, R = 0). : Wie kann man das Master-Slave-FlipFlop zum Registerbau verwenden, oder ist es möglich das Register wie in TI II aus RS-FlipFlops zu bauen? : Macht z.B. folgende Realisierung Sinn: : takt = clk, s = Eingang, q = Ausgang ? --> In diesem Fall sollen die angegebenen MSFF verwendet werden. Abb. 1 und 2 geben die Realisierung genau vor: clk = Takt und aus dem entsprechenden Bit von D müssen mit einer Zusatzlogik die entsprechenden Signale R und S des MSFF generiert werden. Gruß Tobias