Gesendet von gr-06-02 am 01. Mai 2002 um 21:03 Uhr. |
Hallo, Die Abbildung des Master-Slave-FlipFlop (Abbildung 2) enthält ein NAND mit nur einem Eingang. Fungiert dieses NAND als NOT indem der Takt an beiden Eingängen anliegt? In TI II kam das Master-Slave-FlipFlop unseres Wissen nach nur im Übunsblatt 7 einmal kurz vor. Dort wurde es aus zwei D-Latches zusammengesetzt. Dabei hatte es zwei Eingänge und drei Ausgänge. Das aus Abbildung zwei hat im Gegensatz dazu jedoch drei Eingänge und zwei Ausgänge. Wie kann man das Master-Slave-FlipFlop zum Registerbau verwenden, oder ist es möglich das Register wie in TI II aus RS-FlipFlops zu bauen? Danke im Voraus |
|