Gesendet von Stefan am 24. Juni 2002 um 10:46 Uhr. |
Hallo, man soll doch den abgebildeten Rechner in VHDL, ohne Carry in-out, mit 4-Bit mult und 8-Bit Ausgang realisieren. Das würde aber bedeuten, das die Addition/Subtraktion weiter ein 4-Bit Ergebnis liefert. Also 2-3 zB ist 15. 15+2=1 Aber mit einem 8-Bit Ausgang 255 bzw 17. Wie soll es denn jetzt sein?? Wir haben es jetzt mit 2-3=255 und 15+2=17 gemacht. Wollte nur mal fragen, für alle die es (bisher) nicht so gemacht hatten. Grüße Stefan |
|