[Subject: Re: Spikefreies Umschalten NAND]


[ Follow Ups ] [ Post Followup ] [ [Forum zur Vorlesung Technische Informatik II SS 2002] ] [ FAQ ]

Posted by Jan am September 25, 2002 at 05:03:45:

In Reply to: Spikefreies Umschalten NAND posted by Dominik on September 24, 2002 at 10:42:44:

Naja, weil sich doch das t_pHL auf die fallende Flanke am AUSGANG des Gatters bezieht, nicht auf den Eingang.
In dem beschriebenen Fall schaltet ein Nand-Gatter spikefrei, wenn A zum Zeitpunkt 0ns abgesenkt und B zum Zeitpunkt 11ns (= die maximale Verzögerungszeit fürs Nand-Gatter + 2 Delta) angehoben wird.


Follow Ups:



Post a Followup

Name:
E-Mail:

Subject:

Comments:

Optional Link URL:
Link Title:
Optional Image URL:


[ Follow Ups ] [ Post Followup ] [ [Forum zur Vorlesung Technische Informatik II SS 2002] ] [ FAQ ]