RealTest II — zweite Förderperiode

| Beteiligte Mitarbeiter | Kooperationspartner | Projektbeschreibung |

Nanoelektronische Schaltungen und Systeme sind zunehmend von massiven statistischen Prozessvariationen betroffen, was zu einem Paradigmenwechsel sowohl beim Entwurf als auch beim Test von Schaltungen geführt hat.  Auf der Entwurfsseite müssen beispielsweise Systeme robust ausgelegt werden, d.h. mit Fehlerschutzmechanismen auf unterschiedlichen Ebenen versehen werden. In diesem Zusammenhang gewinnen auch variationstolerante, adaptive und selbstkalibrierende Systeme zunehmend an Bedeutung.  Ferner können aufgrund des unmittelbaren Zusammenhangs zwischen Parametervariationen und Schwankungen im Zeitverhalten  Verzögerungszeiten nicht mehr durch feste Größen, sondern durch statistische Mittel charakterisiert werden.  All diese Umstände machen es notwendig, klassiche Testaufgaben wie Simulation und Testmustergenerierung an die komplexeren Gegebenheiten anzupassen, und auch die Zusammenarbeit zwischen den unterschiedlichen Testwerkzeugen neu zu gestalten, um den neueren Modellen gerecht zu werden.  Das Forschungsvorhaben zielt darauf ab, effiziente Testverfahren zu entwickeln, welche die speziellen Herausforderungen eines statistischen und variationstoleranten Entwurfs berücksichtigen.

Beispiel: In zwei Instanzen der selben Schaltung wird der selbe Fehler aufgrund der durch Parametervariationen verursachten unterschiedlichen Gatterverzögerungen von unterschiedlichen Mustern entdeckt (01/11 auf der linken Seite, und 00/10 auf der rechten Seite).

Dazu werden die wichtigsten Testwerkzeuge an eine statistische Schaltungsmodellierung angepasst, wobei insbesondere ein iteratives Zusammenspiel zwischen der in Stuttgart entwickelten statistischen Fehlersimulation und der in Freiburg und Passau entwickelten effizienten Testermustererzeugung ausgearbeitet wird, um eine unter statistischen Gesichtspunkten bessere Fehlerüberdeckung zu erzielen.  Die Grundlage für die statistische Charakterisierung von Fehlerauswirkungen bei Parameterschwankungen bildet eine vom Projektpartner in Dresden durchgeführte Fehlermodellierung auf elektrischer Ebene.  In Paderborn werden schließlich spezielle Teststrategien für adaptive und selbstkalibrierende Systeme entwickelt, die unnötige Ausbeuteverluste vermeiden und eine differenzierte Bewertung der verbleibenden Robustheit unterstützen.

In den folgenden Abschnitten wird das in Freiburg bearbeitete Teilprojekt zur Identifikation und Test von anfälligen Schaltungskomponenten unter Prozessvariationen näher vorgestellt.  Für mehr Informationen zu den an den anderen Standorten bearbeiteten Teilprojekten, besuchen Sie bitte die zentrale Webseite des Projekts.

Identifikation und Test von anfälligen Schaltungskomponenten unter Prozessvariationen

Ein Arbeitsschwerpunkt stellt die Identifikation von besonders kritischen, d.h. fehleranfälligen Komponenten, unter Berücksichtigung des komplexen Timingverhaltens der Schaltung dar. Zusätzlich sollen, gegebenenfalls auf Systemebene vorgenommene, Methoden zur Fehlerbehandlung berücksichtigt werden. Ziel ist, ein Relevanzmaß für jede Komponente anzugeben, welches zur Bewertung der Robustheit der Schaltung, zur gezielten Testmustergenerierung oder auch im Kontext der kostenbegrenzten Robustheitssteigerung verwendet werden kann.  Die Ergebnisse dieser Analyse können zur Steuerung von zusätzlichen robustheitsoptimierenden Maßnahmen verwendet werden.  Wir arbeiten weiter an Testmustergenerierungsansätzen (ATPG) für die ermittelten fehleranfälligen Komponenten. Dabei sind im Allgemeinen hochkomplexe ATPG-Instanzen mit einer Vielzahl von Nebenbedingungen zu lösen (Multi-Constraint-ATPG). Als Methode kommt vor allem die in der Gruppe entwickelte (entsprechend angepasste) SAT-Basistechnologie zum Einsatz, deren Wirksamkeit für verwandte Problemklassen in den letzten Jahren überzeugend demonstriert wurde.

Begutachtete Zeitschriften und Konferenzbeitr­äge

• A. Czutro, M. Imhof, J. Jiang, A. Mumtaz, M. Sauer, B. Becker, I. Polian and H.-J.Wunderlich, “Variation-Aware Fault Grading,” in Asian Test Symp., November 2012. 


• M. Sauer, A. Czutro, I. Polian and B. Becker, “Small-Delay-Fault ATPG with Waveform Accuracy,” in Int’l Conf. on CAD, November 2012.


• L. Feiten, M. Sauer, T. Schubert, A. Czutro, E. Böhl, I. Polian and B. Becker, “#SAT-based Vulnerability Analysis of Security Components — A Case Study,” in Int’l Symp. on Defect and Fault Tolerance, October 2012.


• S. Hillebrecht, M. Kochte, H.-J. Wunderlich and B. Becker, “Exact Stuck-at Fault Classification in Presence of Unknowns,” European Test Symp., pp. 98-103, 2012.


• A. Czutro, M. Sauer, T. Schubert, I. Polian and B. Becker, “SAT-ATPG Using Preferences for Improved Detection of Complex Defect Mechanisms,” in VLSI Test Symp., April 2012.


• J. Jiang, M. Sauer, A. Czutro, B. Becker and I. Polian, “On the Optimality of K Longest Path Generation Algorithm Under Memory Constraints,” in Conf. on Design, Automation and Test in Europe, March 2012.


• M. Sauer, J. Jiang, A. Czutro, I. Polian and B. Becker, “Efficient SAT-Based Search for Longest Sensitisable Paths,” in Asian Test Symp., November 2011.


• M. Sauer, A. Czutro, I. Polian and B. Becker, “Estimation of Component Criticality in Early Design Steps,” in IEEE Int’l Online Testing Symp., pp. 104–110, July 2011.


• M. Sauer, A. Czutro, T. Schubert, S. Hillebrecht, I. Polian and B. Becker, “SAT-based Analysis of Sensitisable Paths,” in IEEE Design and Diagnostics of Electronic Circuits and Systems, pp. 93–98, April 2011. Best Paper Award in the Test Category.


• F. Hopsch, B. Becker, S. Hellebrand, I. Polian, B. Straube, W. Vermeiren and H.-J. Wunderlich, “Variation-Aware Fault Modeling,” in Asian Test Symp., 2010.


• M. Hunger, S. Hellebrand, A. Czutro, I. Polian and B. Becker, “ATPG-Based Grading of Strong Fault-Secureness,” in IEEE Int’l Online Testing Symp., 2009.

Eingeladene Zeitschriften und Konferenzbeitr­äge

• F. Hopsch, B. Becker, S. Hellebrand, I. Polian, B. Straube, W. Vermeiren and H.-J. Wunderlich, “Variation-aware fault modeling,” SCIENCE CHINA Information Sciences, Volume 54, Number 9, pp. 1813-1826, Science China Press and Springer Verlag.


• B. Becker, S. Hellebrand, I. Polian, B. Straube, W.Vermeiren and H.-J. Wunderlich, “Massive Statistical Process Variations — A Grand Challenge for Testing Nanoelectronic Circuits,” in Workshop on Dependable and Secure Nanocomputing, pp. 95-100, 2010.


• I. Polian, B. Becker, S. Hellebrand, H.-J. Wunderlich and P. Maxwell, “Towards Variation-Aware Test Methods,” in European Test Symp., pp. 219-225, 2011.

Workshopbeiträge

• A. Czutro, M. Sauer, I. Polian and B. Becker, “Multi-Conditional ATPG using SAT with Preferences,” in GI/ITG Workshop “Testmethoden und Zuverlässigkeit von Schaltungen und Systemen”, February 2012.


• M. Sauer, S. Kupferschmid, A. Czutro, I. Polian, S.M. Reddy and B. Becker, “Functional Justification in Sequential Circuits using SAT and Craig Interpolation,” in GI/ITG Workshop “Testmethoden und Zuverlässigkeit von Schaltungen und Systemen”, February 2012.


• J. Jiang, M. Sauer, A. Czutro, B. Becker and I. Polian, “On the Optimality of K Longest Path Generation,” in Workshop on RTL and High Level Testing, November 2011.