Alle Beiträge dieses Benutzers
Seite 1 von 1 Seiten: 1
Ergebnisse 1 — 3 von 3
Hallo,
habe auch noch keine Lösung gefunden, aktuell "zoome" ich bei der Simulation einfach die Waveform so lange, bis es einigermaßen "lesbar" ist.
Falls ich Deine Frage falsch verstanden haben sollte, bitte noch mal melden.
Viele Grüße
Tobias
von
Tobias Schubert
-
Systeme 1 WS 2010/2011
Hallo,
also bei "bit" gibt es nur zwei logische Werte: '0' und '1'.
Bei std_logic gibt es neben '0' und '1' noch 7 weitere Werte, so z.B. 'X' für UNKNOWN und insbesondere 'Z' für HOHE IMPEDANZ. Gerade Z ist wichtig für Bus-Systeme, bei denen einzelne Signale per Tri-State-Treiber entweder an einen Bus angeschlossen werden
von
Tobias Schubert
-
Systeme 1 WS 2010/2011
Guten Morgen,
das mit den "einigen Zeilen" ist ja das interessante an VHDL, man kann u.U. recht komplexe Schaltungen mit wenigen Statements modellieren, was für die Übungen völlig ausreicht.
Viele Grüße
Tobias
PS: Meine Lösungen zu den Aufgaben bestehen jeweils aus nur einigen VHDL-Statements.
von
Tobias Schubert
-
Systeme 1 WS 2010/2011