Alle Beiträge dieses Benutzers
Seite 1 von 1 Seiten: 1
Ergebnisse 1 — 1 von 1
Hallo,
auf Wiki steht dieses Beispiel für output dependency:
ADD R3, R1, R2
ADD R3, R4, R5
Nur wenn ich mir das aufzeichne sehe ich das der 1. ADD Befehl in Takt 5 auf R3 schreibt, und der 2. ADD Befehl in Takt 6 auf R3 schreibt.
Aber wo ist denn jetzt das Problem (also ausser das es keinen SINN macht das gleiche Register zweimal hintereinander zu beschreiben?
Rein Technisch gesehen
von
Jan Oechsler
-
Technische Informatik WS 2009/10