Kap05_1 - Spikefreies Umschalten bei NAND

Hallo Zusammen,

kann es sein, dass der Abstand auf Folie Nr. 41/41 nicht stimmt !?

Wenn ich den Eingang A von 1->0 schalte, ist der Ausgang zum Zeitpunkt t1 = t0 + tPHLmax + delta sicher auf 0.

Wenn ich jetzt nochmal delta abwarte, kann ich doch den Eingang B sicher auf 1 schalten ohne einen Spike zu bekommen.

Das würde für den Abstand aber bedeuten: tPHLmax + 2delta , mit delta = 0.13ns

Abstand: 0.38ns und nicht wie hier angenommen tPLHmax und Abstand: 0.41ns

Stimmt die Formel auf der Folie nicht oder habe ich einen Denkfehler?

Hallo,

es geht um das Umschalten von A=1, B=0 auf A=0, B=1.
Der Ausgang am NAND-Gatter soll stabil auf 1 bleiben (Sie haben versehentlich 0 geschrieben).

Die Frage ist, wie lange man nach dem Schalten (bzgl. M!) von A von 1->0 warten muss, damit
der Ausgang stabil auf 1 ist *wegen A=0*.
Die Information steht so nicht im Datenblatt, die müssen wir uns indirekt erschließen.

Die Überlegung ist wie folgt (analog zu Folie 40 beim AND-Gatter):

Würde der Ausgang als Reaktion auf den Übergang "A 1->0" von 0 auf 1 schalten, dann würde es
maximal tPLHmax dauern, bis das Ausgangssignal M durchläuft und maximal tPLHmax + delta, bis das Signal
auf logisch 1 ist. Würde der Ausgang von 0 auf 1 schalten, dann wäre also garantiert, dass die internen Transistoren
der Gatters zur Zeit tPLHmax + delta geschaltet haben *und* die Kapazität am Gatterausgang (und den folgenden
Gattereingängen) von 0 auf 1 aufgeladen worden ist. Tatsächlich *ist* der Ausgang aber schon auf 1 (wegen B=0), wir wollen eigentlich nur wissen, wann die Transistoren geschaltet haben (Aufladen der Kapazitäten interessiert uns nicht). Das steht so aber nicht im Datenblatt.
Was wir dann aber wissen, ist, dass tPLHmax + delta eine obere Schranke dafür ist, dass die Transistoren
aufgrund von "A 1->0" geschaltet haben.

Danach geht die Argumentation so weiter wie Sie schreiben:
Wenn man jetzt nochmal delta abwartet, dann kann man den Eingang B sicher auf 1 schalten (bzgl. M!). (Da war die Argumentation so, dass dann garantiert ist, dass vor tPLHmax + delta B sicher noch logisch 0 ist.)

-> Es spielt bei der Abschätzung tatsächlich tPLHmax eine Rolle und nicht tPHLmax und dann kommt man auf 0.41 ns.

Viele Grüße
Christoph Scholl

Hallo Herr Scholl,

vielen Dank für die schnelle Antwort.

Bei dem AND (Bsp. Folie 40/41) geht der Ausgang ja "von C = 0 auf C = 0", das bedeutet dass es wichtig ist zu beachten dass der Ausgang auf 0 geht. Demnach kann man da die Verzögerungszeit tPHLmax nehmen, da hier ja der Übergang high -> low beachtet wird.

Bei dem NAND (Folie 41/41) geht der Ausgang "von C = 1 auf C = 1", das bedeutet hier ist es wichtig zu beachten ,dass der Ausgang auf 1 geht. Und demnach kann man da die Verzögerungszeit PLHmax nehmen.

Also ich denke ich habe es soweit verstanden, dies sollen nur zwei (mehr oder weniger) Merksätze darstellen.

Viele Grüße

weissm

Hallo,

ja, Sie haben das genau richtig verstanden!

Viele Grüße
Christoph Scholl