Willkommen! Einloggen Ein neues Profil erzeugen

erweitert

VHDL - Aufgabe in Klausur

geschrieben von Bjoern 
VHDL - Aufgabe in Klausur
04.03.2013 11:54:04
Hallo,

da keine Hilfsmittel in der Klausur erlaubt sind, auch keine VHDL-Befehle, wollte ich mal wissen, wie kann man sich denn eine VHDL - Aufgabe in der Klausur vorstellen? Entspricht sie etwa der Schwierigkeit auf den Arbeitsblättern oder wie sieht das aus?

Grüße
Björn
Re: VHDL - Aufgabe in Klausur
04.03.2013 12:50:57
Die Klausuraufgaben sind so angelegt, dass man sie in der begrenzten Bearbeitungszeit ohne Hilfsmittel lösen kann.
Falls in der Klausur VHDL-Befehle vorkommen, die über den Vorlesungs-/Übungsstoff hinausgehen, werden diese natürlich entsprechend erläutert werden.
Sorry, Sie haben nicht die erforderliche Berechtigung, um in diesem Forum zu schreiben.