VHDL Design

Ich habe festgestellt, dass man die Implementierung recht vielseitig gestalten kann. Gibt es bestimmte Ansprüche, wie sie aufgebaut sein soll, oder ist es nur wichtig, dass die Anforderung erfüllt ist?

was ich meine:
wir haben ja eine beschreibung bekommen, wie es sich verhalten soll. Ist es wichtig, dass man den Schaltkreis aus konkreten Gattern aufbaut ( was ja teilweise recht umfangreich ist), oder genügt es, für die Ausgänge eine boolesche Formel zu bestimmen. Das kann man in VHDL ja auch machen, und ist dann nur eine Sache von einigen Zeilen.

Guten Morgen,

das mit den "einigen Zeilen" ist ja das interessante an VHDL, man kann u.U. recht komplexe Schaltungen mit wenigen Statements modellieren, was für die Übungen völlig ausreicht.

Viele Grüße
Tobias

PS: Meine Lösungen zu den Aufgaben bestehen jeweils aus nur einigen VHDL-Statements.