Willkommen! Einloggen Ein neues Profil erzeugen

erweitert

VHDL

geschrieben von MrNobody 
VHDL
03.04.2011 12:43:41
Hallo,

Ich habe mal ein paar Gatter konstruiert, und es scheint so, dass es eine Verzögerung zwischen Eingang und Ausgang von ca 11ns gibt. Das ist wahrscheinlich ok so, oder kann man das auch noch einstellen?


Nun ist das viel größere Problem, dass die Simulation eine "Auflösung" von 0,1ns hat. Das macht die ganze Simulation extrem unübersichtlich, da man dadurch sehr schnell den Überblick verliert.

Gibt es eine Möglichkeit, die Schritte einzustellen?

Ich hab schon überall im Programm gesucht, aber ich hab nichts gefunden...

Danke
Re: VHDL
05.04.2011 10:13:30
Hallo,

habe auch noch keine Lösung gefunden, aktuell "zoome" ich bei der Simulation einfach die Waveform so lange, bis es einigermaßen "lesbar" ist.

Falls ich Deine Frage falsch verstanden haben sollte, bitte noch mal melden.

Viele Grüße
Tobias
Sorry, Sie haben nicht die erforderliche Berechtigung, um in diesem Forum zu schreiben.