Fehler in den Folien?
03.03.2014 16:52:59
Hallo,
bin gerade beim Lernen drüber gestolptert.
In kap04_4.pdf, im Schaubild fürs SRAM ist sowohl das Schreibsignal (W) als auch der Dateneingang (D_in) mit Breite N verzeichnet. Die sind doch beide nur ein Bit breit, oder?

Gruß,
Philipp
Re: Fehler in den Folien?
03.03.2014 17:01:40
Hallo Philipp,
nein, kein Fehler. N=2^n Speicheradressen für jedes Bit. Daher 2^n Latches. Und ja, nur ein Bit breit ;)

LG, Paolo
Re: Fehler in den Folien?
04.03.2014 12:02:22
Hallo Paolo,
ja das es N Latches sind ist mir schon klar, aber die bekommen doch alle gleichzeitig das gleiche W bzw D_in Signal. Erst durch das Signal aus dem Dekodierer wird dann ja entschieden ob wirklich geschrieben wird oder nicht.
Ich meinte den Schrägstrich und das N auf der Leitung direkt unter den Treibern von W und D_in.

Gruß,
Philipp
Re: Fehler in den Folien?
04.03.2014 13:18:31
Hallo Philipp,

ja das "N" habe ich verstanden. Jeder And Gatter am W-Eingang jedes Lachtes (Wi) kriegt dann das W Signal nur wenn auch Yi enabled ist, wie du meinst. Neben den Schrägstrichen ist ja in beiden Fällen "N" ...
gruß, Paolo
Re: Fehler in den Folien?
04.03.2014 13:36:18
Hallo Paolo,

ich dachte das N bedeutet auf der Leitung wird ein N-Bit Signal übertragen? Das kann aber hier doch nicht der Fall sein oder?
Zumindest wäre es völlig überflüssig. Wie gesagt, geschrieben wird doch eh nur in das eine DLatch mit aktiviertem Yi und die zu schreibenden Daten sind ja auch nur einzelne Bits. Wieso also ein N Bit breites Signal?
Oder liegt das an dem Treiber? Das hinter dem Treiber tatsächlich N Leitungen liegen die alle vom Treiber mit dem selben Signal beschickt werden?

Gruß,
Philipp
Re: Fehler in den Folien?
04.03.2014 13:48:03
Nein, die Bitbreite ist auf Folie 4 mit "s" gekennzeichnet. N-breites Signal weil die Signale müssen zu allen N=2^n Speicherzellen.

Gruß, Paolo
Re: Fehler in den Folien?
04.03.2014 14:01:41
Ja aber alle diese N=2^n Speicherzellen bekommen das gleiche Signal, korrekt?

Und noch was anderes: in der Lösung von B11A3 a) Die Verzögerung von CSA_2^k ist doch 0.47 + k*0.16, weil wir ja k MUX hintereinander haben, oder?
Re: Fehler in den Folien?
04.03.2014 14:12:15
nicht ganz korrekt. Alle Speicherzellen bekommen das gleiche D_in signal, aber nur die, die Zelle i, die das Signal (W_i=W AND Y_i) bekommt, nimmt den Wert auf.

und ja, 0.47+k*0.16 ... danke!
Paolo