Hallo,

wenn ich mich nicht verzählt habe hat die Schaltung aus A1 76 (3*(3*5+7))+10 Gatter. Sollen wir die tatsächlich alle aufzeichnen und dann auch noch einzeln simulieren?
Ich sehe ja ein, dass das zeichnen und simulieren ne gute Aufgabe ist, aber das scheint mir doch etwas übertrieben.

Gruß,
Philipp

edit: mux_3 vergessen, noch mehr Gatter...



1 mal bearbeitet. Zuletzt am 16.12.2013 22:40 von pmallot.

ich denke das du die gatter "logisch" gruppieren kannst und dann am rande angibst was dieser jeweilige Block für ein und ausgänge hat ...

zum beispiel kann man ja mit 4 nand_2 ein einzelnes xor-gatter generieren ... die haben dann immer 2 eingänge und einen ausgang. das sind natürlich weit weniger bausteine die da zusammen kommen.

wenn das nicht stimmt, würd ich das auch gern wissen

ich würde das sonst gerne wie in dieser Grafik lösen,
[www.aoki.ecei.tohoku.ac.jp]
(von der Seite [www.aoki.ecei.tohoku.ac.jp] )

und dazu die einzelnen Bauteile extra nochmal angeben aus der Standartbib (STD)
Das mit dem Querstrich in den Leitungen hatte wir ja auch schon (das das dann für mehrere Kanäle steht)



2 mal bearbeitet. Zuletzt am 17.12.2013 03:45 von jens_viisauksena.

Hallo,

ja ich habe jetzt auch einen hierarchischen Schaltkreis angegeben, also ein Bild für CSA_2 und eins für MUX_n und dann im CSA_4 nur noch auf diese verwiesen. Für die Angabe des Schaltkreises ist das durchaus eine Methode. Für die Simulation soll man aber soweit ich weiß das Ergebnis jedes Bauteils angeben, und dafür muss ich zumindest jedes eindeutig identifizieren können.
Ich werde das jetzt beispielhaft an einem CSA_2 und dann auf dem CSA_4 Schaubild mit den gröberen Blöcken machen. Ich hoffe das reicht.

wenn das bild oben ok geht dann sind da doch FA - also volladdierer und mux drin .. da kann man dann sehr wohl zwischenergbnisse notieren ...
bei den querstrichen (also mehrere leitungen) kommen dann auch mehrere bits ergebnisse hin und dann könnts gut sein.

soweit denk ich