Eine Ergänzung zu Teil b) und d):

Wichtig für unsere Betrachtung der ReTI ist die Verzögerung von den Dateneingängen a und b (bzw. in der ReTI: vom linken und rechten Datenbus L und R) zum Ausgang.
Die minimal/maximale Verzögerung der ALU, die berechnet werden soll, bezieht sich daher auf die Pfade, die über die Eingänge verlaufen. Dies war etwas missverständlich formuliert.

Der entsprechende Hinweis befindet sich inzwischen auch auf dem Übungsblatt.

------------------
Sven Reimer
Lehrstuhl für Rechnerarchitektur
Geb. 51 / Raum 01-030

grrr... ^^ Jetzt müssen wir nochmal nachrechnen (ernsthaft)



1 mal bearbeitet. Zuletzt am 23.01.2012 19:58 von Alexander.

Wir ärgern uns genauso über jeden Fehler oder Unklarheiten, die passieren. Wir haben auch den Anspruch die Aufgaben so eindeutig und verständlich wie möglich zu formulieren. Und trotz der vielen Gerüchte sind wir auch nur Menschen, die Fehler machen können.

In diesem konkreten Fall war es einfach eine gefühlte Selbstverständlichkeit - schließlich ist für die Timing-Analyse der ReTI in erster Linie die Zeit von den Dateneingängen zu den Ausgängen relevant.

Ich hoffe (und denke auch), dass sich der Nachrechen-Aufwand in Grenzen hält.


In dem Zusammenhang auch gerne nochmal der Hinweis: wenn Übungsaufgaben, Vorlesungsinhalte bzw. -Folien für euch ungenau, mehrdeutig oder unleserlich sind, meckert ruhig rum. Konstruktive Kritik ist wichtig für uns!

------------------
Sven Reimer
Lehrstuhl für Rechnerarchitektur
Geb. 51 / Raum 01-030