Hi,

ich hätte da (mal wieder) eine Frage; diesmal zu Übungsblatt Nr 5, Aufgabe 2:

In der Beschreibung steht, das ein Fehler F1 einen Fehler F2 dominiert, wenn gilt, dass P(F2) eine Teilmenge ist von P(F1), und dass F1 dann aus der Liste der zu testenden Fehler gestrichen werden kann.
Wie sieht das mit redundanten Fehlern aus? Die werden durch kein Testmuster erkannt, und dann wäre P(F2) = { }. Aber die leere Menge ist Teilmenge jeder Menge, und somit würde jeder andere Fehler F2 dominieren und ich könnte alle anderen Fehler streichen...und dann keinen davon mehr 'ertesten'. Müsste man also, um die Dominanz sinnvoll zu nutzen, nicht ehr so etwas wie eine Primimplikantentafel verwenden, nur eben für Fehler und Tests?

Hallo Leonore,

exakten mathematisch auslegt wählt man einen redundanten Fehler. Dieser Fehler dominiert dann alle anderen Fehler. Somit würde man alle anderen Fehler dann aus der Fehlerliste streichen und währe fertig. Implizit geht man allerdings davon aus, dass man hier nur Fehler betrachtet, die auch testbar sind und somit P(F) nicht leer ist. Diese Forderung hätte man vollständigkeitshalber noch in die Erklärung aufnehmen sollen.

Danke für den Hinweis.
Stefan Hillebrecht

Wo finden sich denn die Folien zu Roths 5-wertiger Algebra? Ich finde dazu rein garnichts...

Edit: Hat sich erledigt, war wohl noch nicht wach :D



1 mal bearbeitet. Zuletzt am 05.07.2010 12:48 von master.

Hallo,

im Kapitel 6 Folie 25ff wird Roth's 5-wertige Algebra/Logik eingeführt.

MfG
Stefan Hillebrecht

Aufgabe 3 ist etwas missverstaendlich, sollen die Fehler einzeln simuliert werden oder kombiniert?

Zitat: "Behalten Sie dabei die oben angegebene Reihenfolge der Fehler bei."
Erst j@1, dann j@1+ l@0 und zum Schluss j@1+ l@0 + k@1 ??

Hallo,
in Kapitel 6 Folien 22ff wird erklärt was damit man unter Fehlersimulation meint. Bei der parallelen Fehlersimulation werden (wenn der Simulationsrechner 64 Bit Wortbreite hat) in einem Simulationslauf der fehlerfrei Schaltkreis und bis zu 63 fehlerhaften Varianten des Schaltkreises simuliert. Dies kann man erreichen (siehe Beispiel in der Vorlesung) durch ausnutzen der hohen Bitbreiten des Rechners.

MfG
Stefan Hillebrecht

Und nun noch ein paar Fragen zu Aufgabe 2b, da ich die Aufgabenstellung nicht ganz verstehe oder eher auch Lücken in so einem Test sehe...

Frage 1: So wie ich die Aufgabe nun gelöst habe, betrachte ich keinerlei Stuck-at-Fehler bei b. Ist das wirklich richtig, dass ich diesen überhaupt nicht in Betracht ziehe?
Frage 2: Betrachte ich beim Test von Gattern wie dem NOT lediglich 2 Testmuster, also die Möglichkeiten für Leitung h oder die 8 Testmuster für die Belegungen von a,b und c? (Letzten Endes hängt h natürlich von den Belegungen von a,b und c ab, aber wenn man nun nach den Testmustern fragt, welche sind da gemeint?)
Frage 3: Ich verstehe unter dieser "lokalen" Voraussetzung aus dem Aufgabentext, dass bei der Betrachtung von dem OR-Gatter ein Stuck-at-c (sei es 0 oder 1) bemerkt werden kann, da man lokal g irgendwie abgreifen kann. Bei einer globalen Betrachtung, also der Vergleich der Ausgabe i mit einem korrekten Schaltkreis würde ein Stuck-at-c (0 und 1), egal mit welcher Belegung von a,b und c, nicht detektiert werden. Soll in dieser Aufgabe nun dieser Stuck-at-c (durch die lokale Betrachtung) entdeckt werden oder nicht (bei globaler)?