Bei Folie 48 in Kapitel 12.1 habe ich ein paar Probleme:

Bei dem Beispiel wird zuerst A von 1 auf 0 gesetzt und deswegen mit t_PHL gerechnet. Was ist aber, wenn ich nicht weiss, ob (1,0)-> (0,1) oder andersrum geschaltet wird.
Ich hätte erwartet, dass da mit der größten Verzögerung abgeschätzt wird.
Bei dem zweiten Teil verstehe ich nicht, warum nach t_1 noch mal delta gewartet werden muss, bevor man B verändern darf. Bei t_1=t_0+6.3+delta ist der Schaltvorgang vollständig abgeschlossen, die Spannung am Ausgang liegt also schon über V_IH. Zu diesem Zeitpunkt müsste ich doch dann auch B schon verändern dürfen.
Die Argumentation B=0 -> C=0 verstehe ich auch nicht. Wenn ich so folgern dürfte, würde doch auch eine Differenz von 2 ns zwischen dem Umschalten von A und B liegen, ohne dass ein Spike auftritt.

Könnte mir da jemand weiterhelfen?

Nikolas

Hi

> Bei dem Beispiel wird zuerst A von 1 auf 0 gesetzt und deswegen mit t_PHL gerechnet. Was ist aber, wenn ich nicht weiss, ob (1,0)-> (0,1) oder andersrum geschaltet wird. Ich hätte erwartet, dass da mit der größten Verzögerung abgeschätzt wird.

Im Falle des spikefreien Umschaltes beim AND-Gatter wird immer zuerst das Signal, das auf 1 ist, auf 0 gesenkt (man muss ja von (1,0) oder (0,1) auf (0,0) kommen). Würde zuerst ein Signal steigen, hätte man zwischenzeitlich den Zustand (1,1) und damit einen Spike. Erst nach dem Senken wird dann das andere Signal angehoben.

> Bei dem zweiten Teil verstehe ich nicht, warum nach t_1 noch mal delta gewartet werden muss, bevor man B verändern darf. Bei t_1=t_0+6.3+delta ist der Schaltvorgang vollständig abgeschlossen, die Spannung am Ausgang liegt also schon über V_IH. Zu diesem Zeitpunkt müsste ich doch dann auch B schon verändern dürfen.

Du musst beachten, bezüglich welcher Spannung Du argumentierst. Die Schaltzeiten sind bezüglich M angegeben.
Also bei dem auf der Folie vorgegebenen Schaltvorgang gilt:
A:1->0 durchläuft M zur Zeit 0.0
=> C:1->0 durchläuft M spätestens zur Zeit 6.3
=> C:1->0 durchläuft V_IH spätestens zur Zeit 6.3 + delta.

B:0->1 durchlaufe M frühestens zur Zeit x (die wir jetzt herausfinden wollen)
=> B:0->1 durchläuft V_IH frühestens zur Zeit x - delta

B darf nicht V_IH nach oben durchqueren, bevor C V_IH nach unten durchquert, damit spikefreies Umschalten gewährleistet ist.
=> 6.3 + delta <= x - delta
=> x >= 6.3 + 2*delta

Grüße

Grüße
Tobias Nopper
Lehrstuhl für Betriebssysteme



1 mal bearbeitet. Zuletzt am 25.02.2008 15:18 von nopper.

Ich weiss doch gar nicht, welches Signal bei der 1 beginnt und welches bei 0.
Da müsste ich doch eigentlich noch eine Logik vorschalten, die diese Abfrage dann übernimmt.


Das mit den Zeiten werde ich mir morgen mal anschauen, vielen Dank für die schnelle Reaktion. :)

Du weisst, welches Signal auf 1 ist und welches auf 0; zumindest ist das bei allen von uns betrachteten Timinganalysen, in denen das spikefreie Umschalten berücksichtigt wird, so.

Grüße

Grüße
Tobias Nopper
Lehrstuhl für Betriebssysteme