<?xml version="1.0" encoding="UTF-8"?>
<rss version="2.0" xmlns:dc="http://purl.org/dc/elements/1.1/">
    <channel>
        <title>Kap05_1 - Spikefreies Umschalten bei NAND</title>
        <description> Hallo Zusammen,

kann es sein, dass der Abstand auf Folie Nr. 41/41 nicht stimmt !?

Wenn ich den Eingang A von 1-&amp;gt;0 schalte, ist der Ausgang zum Zeitpunkt t1 = t0 + tPHLmax + delta sicher auf 0.

Wenn ich jetzt nochmal delta abwarte, kann ich doch den Eingang B sicher auf 1 schalten ohne einen Spike zu bekommen.

Das würde für den Abstand aber  bedeuten: tPHLmax + 2delta , mit delta = 0.13ns

Abstand: 0.38ns und nicht wie hier angenommen tPLHmax und Abstand: 0.41ns

Stimmt die Formel auf der Folie nicht oder habe ich einen Denkfehler?</description>
        <link>https://ira.informatik.uni-freiburg.de/phorum/read.php?73,5396,5396#msg-5396</link>
        <lastBuildDate>Tue, 17 Dec 2024 10:35:25 +0100</lastBuildDate>
        <generator>Phorum 5.2.23</generator>
        <item>
            <guid>https://ira.informatik.uni-freiburg.de/phorum/read.php?73,5396,5403#msg-5403</guid>
            <title>Re: Kap05_1 - Spikefreies Umschalten bei NAND</title>
            <link>https://ira.informatik.uni-freiburg.de/phorum/read.php?73,5396,5403#msg-5403</link>
            <description><![CDATA[ Hallo,<br />
<br />
ja, Sie haben das genau richtig verstanden!<br />
<br />
Viele Grüße<br />
  Christoph Scholl]]></description>
            <dc:creator>scholl</dc:creator>
            <category>Technische Informatik WS 2013/14</category>
            <pubDate>Tue, 11 Feb 2014 12:32:51 +0100</pubDate>
        </item>
        <item>
            <guid>https://ira.informatik.uni-freiburg.de/phorum/read.php?73,5396,5398#msg-5398</guid>
            <title>Re: Kap05_1 - Spikefreies Umschalten bei NAND</title>
            <link>https://ira.informatik.uni-freiburg.de/phorum/read.php?73,5396,5398#msg-5398</link>
            <description><![CDATA[ Hallo Herr Scholl,<br />
<br />
vielen Dank für die schnelle Antwort. <br />
<br />
Bei dem AND (Bsp. Folie 40/41) geht der Ausgang ja &quot;von C = 0 auf C = 0&quot;, das bedeutet dass es wichtig ist zu beachten dass der Ausgang auf 0 geht. Demnach kann man da die Verzögerungszeit tPHLmax nehmen, da hier ja der Übergang high -&gt; low beachtet wird.<br />
<br />
Bei dem NAND (Folie 41/41) geht der Ausgang &quot;von C = 1 auf C = 1&quot;, das bedeutet hier ist es wichtig zu beachten ,dass der Ausgang auf 1 geht. Und demnach kann man da die Verzögerungszeit PLHmax nehmen.<br />
<br />
Also ich denke ich habe es soweit verstanden, dies sollen nur zwei (mehr oder weniger) Merksätze darstellen.<br />
<br />
Viele Grüße<br />
<br />
weissm]]></description>
            <dc:creator>mweiss</dc:creator>
            <category>Technische Informatik WS 2013/14</category>
            <pubDate>Wed, 29 Jan 2014 20:48:33 +0100</pubDate>
        </item>
        <item>
            <guid>https://ira.informatik.uni-freiburg.de/phorum/read.php?73,5396,5397#msg-5397</guid>
            <title>Re: Kap05_1 - Spikefreies Umschalten bei NAND</title>
            <link>https://ira.informatik.uni-freiburg.de/phorum/read.php?73,5396,5397#msg-5397</link>
            <description><![CDATA[ Hallo,<br />
<br />
es geht um das Umschalten von A=1, B=0 auf A=0, B=1.<br />
Der Ausgang am NAND-Gatter soll stabil auf 1 bleiben (Sie haben versehentlich 0 geschrieben).<br />
<br />
Die Frage ist, wie lange man nach dem Schalten (bzgl. M!) von A von 1-&gt;0 warten muss, damit <br />
der Ausgang stabil auf 1 ist *wegen A=0*.<br />
Die Information steht so nicht im Datenblatt, die müssen wir uns indirekt erschließen.<br />
<br />
Die Überlegung ist wie folgt (analog zu Folie 40 beim AND-Gatter):<br />
<br />
Würde der Ausgang als Reaktion auf den Übergang &quot;A 1-&gt;0&quot; von 0 auf 1 schalten, dann würde es<br />
maximal tPLHmax dauern, bis das Ausgangssignal M durchläuft und maximal tPLHmax + delta, bis das Signal<br />
auf logisch 1 ist. Würde der Ausgang von 0 auf 1 schalten, dann wäre also garantiert, dass die internen Transistoren<br />
der Gatters zur Zeit tPLHmax + delta geschaltet haben *und* die Kapazität am Gatterausgang (und den folgenden<br />
Gattereingängen) von 0 auf 1 aufgeladen worden ist. Tatsächlich *ist* der Ausgang aber schon auf 1 (wegen B=0), wir wollen eigentlich nur wissen, wann die Transistoren geschaltet haben (Aufladen der Kapazitäten interessiert uns nicht). Das steht so aber nicht im Datenblatt.<br />
Was wir dann aber wissen, ist, dass tPLHmax + delta eine obere Schranke dafür ist, dass die Transistoren<br />
aufgrund von &quot;A 1-&gt;0&quot;  geschaltet haben.<br />
<br />
Danach geht die Argumentation so weiter wie Sie schreiben:<br />
Wenn man jetzt nochmal delta abwartet, dann kann man den Eingang B sicher auf 1 schalten (bzgl. M!). (Da war die Argumentation so, dass dann garantiert ist, dass vor tPLHmax + delta B sicher noch logisch 0 ist.)<br />
<br />
-&gt; Es spielt bei der Abschätzung tatsächlich tPLHmax eine Rolle und nicht tPHLmax und dann kommt man auf 0.41 ns.<br />
<br />
Viele Grüße<br />
  Christoph Scholl]]></description>
            <dc:creator>scholl</dc:creator>
            <category>Technische Informatik WS 2013/14</category>
            <pubDate>Wed, 29 Jan 2014 14:25:08 +0100</pubDate>
        </item>
        <item>
            <guid>https://ira.informatik.uni-freiburg.de/phorum/read.php?73,5396,5396#msg-5396</guid>
            <title>Kap05_1 - Spikefreies Umschalten bei NAND</title>
            <link>https://ira.informatik.uni-freiburg.de/phorum/read.php?73,5396,5396#msg-5396</link>
            <description><![CDATA[ Hallo Zusammen,<br />
<br />
kann es sein, dass der Abstand auf Folie Nr. 41/41 nicht stimmt !?<br />
<br />
Wenn ich den Eingang A von 1-&gt;0 schalte, ist der Ausgang zum Zeitpunkt t1 = t0 + tPHLmax + delta sicher auf 0.<br />
<br />
Wenn ich jetzt nochmal delta abwarte, kann ich doch den Eingang B sicher auf 1 schalten ohne einen Spike zu bekommen.<br />
<br />
Das würde für den Abstand aber  bedeuten: tPHLmax + 2delta , mit delta = 0.13ns<br />
<br />
Abstand: 0.38ns und nicht wie hier angenommen tPLHmax und Abstand: 0.41ns<br />
<br />
Stimmt die Formel auf der Folie nicht oder habe ich einen Denkfehler?]]></description>
            <dc:creator>mweiss</dc:creator>
            <category>Technische Informatik WS 2013/14</category>
            <pubDate>Tue, 28 Jan 2014 19:27:08 +0100</pubDate>
        </item>
    </channel>
</rss>
