<?xml version="1.0" encoding="UTF-8"?>
<rss version="2.0" xmlns:dc="http://purl.org/dc/elements/1.1/">
    <channel>
        <title>LRA+ABS Forum - Systeme 1 WS 2010/2011</title>
        <description></description>
        <link>https://ira.informatik.uni-freiburg.de/phorum/list.php?62</link>
        <lastBuildDate>Tue, 17 Dec 2024 10:32:16 +0100</lastBuildDate>
        <generator>Phorum 5.2.23</generator>
        <item>
            <guid>https://ira.informatik.uni-freiburg.de/phorum/read.php?62,3861,3861#msg-3861</guid>
            <title>ESE-Grundlagen-Noten? (VHDL-Noten?) (Keine Antworten)</title>
            <link>https://ira.informatik.uni-freiburg.de/phorum/read.php?62,3861,3861#msg-3861</link>
            <description><![CDATA[ Guten Abend,<br />
<br />
ich komme gerade aus dem Urlaub heim und blicke nach einer Woche ohne Internetanschluss erwartungsvoll in meine Leistungsübersicht - NICHTS!<br />
<br />
Wann werden endlich die Noten für die VHDL-Blätter und die schließliche ESE-Grundlagen-Note bekanntgegeben?<br />
Am Montag beginnt das neue Semester und ich kann immer noch nicht planen, ob ich nun die Prüfung zwecks Verbesserung noch einmal schreiben möchte, oder eben Platz für eine andere Prüfung wäre!?<br />
<br />
Wann können wir endgültig mit der Veröffentlichung der Ergebnisse rechnen?<br />
<br />
Ich muss zugeben, dass diese Hinhaltetaktik so langsam etwas Unmut bei mir schürt ...<br />
<br />
Mit freundlichem Gruß<br />
Florian Wolling]]></description>
            <dc:creator>FloW</dc:creator>
            <category>Systeme 1 WS 2010/2011</category>
            <pubDate>Fri, 29 Apr 2011 21:37:52 +0200</pubDate>
        </item>
        <item>
            <guid>https://ira.informatik.uni-freiburg.de/phorum/read.php?62,3852,3852#msg-3852</guid>
            <title>VHDL Design (1 antworten)</title>
            <link>https://ira.informatik.uni-freiburg.de/phorum/read.php?62,3852,3852#msg-3852</link>
            <description><![CDATA[ Ich habe festgestellt, dass man die Implementierung recht vielseitig gestalten kann. Gibt es bestimmte Ansprüche, wie sie aufgebaut sein soll, oder ist es nur wichtig, dass die Anforderung erfüllt ist?<br />
<br />
was ich meine:<br />
wir haben ja eine beschreibung bekommen, wie es sich verhalten soll. Ist es wichtig, dass man den Schaltkreis aus konkreten Gattern aufbaut ( was ja teilweise recht umfangreich ist), oder genügt es, für die Ausgänge eine boolesche Formel zu bestimmen. Das kann man in VHDL  ja auch machen, und ist dann nur eine Sache von einigen Zeilen.]]></description>
            <dc:creator>MrNobody</dc:creator>
            <category>Systeme 1 WS 2010/2011</category>
            <pubDate>Tue, 05 Apr 2011 10:07:36 +0200</pubDate>
        </item>
        <item>
            <guid>https://ira.informatik.uni-freiburg.de/phorum/read.php?62,3851,3851#msg-3851</guid>
            <title>VHDL: in/out bit VS. in/out std_logic (1 antworten)</title>
            <link>https://ira.informatik.uni-freiburg.de/phorum/read.php?62,3851,3851#msg-3851</link>
            <description><![CDATA[ Hallo, noch eine Frage:<br />
<br />
Irgendwie ist mir nicht ganz klar, was es für einen Unterschied gibt, ob man die Ein/Ausgänge als bit oder std_logic deklariert.<br />
<br />
Gibt es da Vor und Nachteile?<br />
<br />
Danke]]></description>
            <dc:creator>MrNobody</dc:creator>
            <category>Systeme 1 WS 2010/2011</category>
            <pubDate>Tue, 05 Apr 2011 10:11:43 +0200</pubDate>
        </item>
        <item>
            <guid>https://ira.informatik.uni-freiburg.de/phorum/read.php?62,3850,3850#msg-3850</guid>
            <title>VHDL (1 antworten)</title>
            <link>https://ira.informatik.uni-freiburg.de/phorum/read.php?62,3850,3850#msg-3850</link>
            <description><![CDATA[ Hallo,<br />
<br />
Ich habe mal ein paar Gatter konstruiert, und es scheint so, dass es eine Verzögerung zwischen Eingang und Ausgang von ca 11ns gibt. Das ist wahrscheinlich ok so, oder kann man das auch noch einstellen?<br />
<br />
<br />
Nun ist das viel größere Problem, dass die Simulation eine &quot;Auflösung&quot; von 0,1ns hat. Das macht die ganze Simulation extrem unübersichtlich,  da man dadurch sehr schnell den Überblick verliert.<br />
<br />
Gibt es eine Möglichkeit, die Schritte einzustellen?<br />
<br />
Ich hab schon überall im Programm gesucht, aber ich hab nichts gefunden...<br />
<br />
Danke]]></description>
            <dc:creator>MrNobody</dc:creator>
            <category>Systeme 1 WS 2010/2011</category>
            <pubDate>Tue, 05 Apr 2011 10:13:30 +0200</pubDate>
        </item>
        <item>
            <guid>https://ira.informatik.uni-freiburg.de/phorum/read.php?62,3847,3847#msg-3847</guid>
            <title>Klausureinsicht (1 antworten)</title>
            <link>https://ira.informatik.uni-freiburg.de/phorum/read.php?62,3847,3847#msg-3847</link>
            <description><![CDATA[ Also ich mach jetzt mal extra en neues Thema auf, weil die bisherigen Fragen nach der Klausureinsicht unbeantwortet blieben.<br />
Ich hoff mal jetzt wird diese Frage nicht überlesen =).<br />
Wann sind denn nun die Termine für die Klausureinsicht?????]]></description>
            <dc:creator>Michi</dc:creator>
            <category>Systeme 1 WS 2010/2011</category>
            <pubDate>Tue, 05 Apr 2011 09:41:19 +0200</pubDate>
        </item>
        <item>
            <guid>https://ira.informatik.uni-freiburg.de/phorum/read.php?62,3836,3836#msg-3836</guid>
            <title>ESE-Noten / VHDL-Arbeitsblatt (4 Antworten)</title>
            <link>https://ira.informatik.uni-freiburg.de/phorum/read.php?62,3836,3836#msg-3836</link>
            <description><![CDATA[ Hallo allerseits,<br />
<br />
wenn ich das richtig gehört habe, sind die Noten der Informatiker bereits in der Leistungsübersicht eingetragen!?<br />
Wo können wir ESE-Studenten unsere Note in Erfahrung bringen?<br />
Bei uns soll ja noch der groteske VHDL-Kurs einfließen...<br />
Es wird uns seit langem ein Übungsblatt versprochen, aber wo ist es?<br />
Wir sollen bis Ende des Monats abgeben - also haben wir nur noch 10 Tage Zeit!<br />
<br />
Gruß<br />
Florian]]></description>
            <dc:creator>FloW</dc:creator>
            <category>Systeme 1 WS 2010/2011</category>
            <pubDate>Mon, 28 Mar 2011 12:07:10 +0200</pubDate>
        </item>
        <item>
            <guid>https://ira.informatik.uni-freiburg.de/phorum/read.php?62,3824,3824#msg-3824</guid>
            <title>Feedback zur Klausur (3 Antworten)</title>
            <link>https://ira.informatik.uni-freiburg.de/phorum/read.php?62,3824,3824#msg-3824</link>
            <description><![CDATA[ Hey ich wollte die Gelegenheit mal nutzen, um ein Feedback zur Klausur zu geben.<br />
Also ich finde die Klausur sehr fair. Ich war zwar etwas überrascht, dass Linux-Befehle abgefragt wurden, aber sonst war sie echt OK.<br />
Meine Kommilitonen und ich streiten die ganze Zeit darüber, ob bei der fünften Aufgabe der wechselseitige Ausschluss garantiert war.<br />
Was meint ihr?]]></description>
            <dc:creator>Qwert</dc:creator>
            <category>Systeme 1 WS 2010/2011</category>
            <pubDate>Fri, 18 Mar 2011 08:43:12 +0100</pubDate>
        </item>
        <item>
            <guid>https://ira.informatik.uni-freiburg.de/phorum/read.php?62,3821,3821#msg-3821</guid>
            <title>Produzenten Konsumenten Problem mit Semaphore (1 antworten)</title>
            <link>https://ira.informatik.uni-freiburg.de/phorum/read.php?62,3821,3821#msg-3821</link>
            <description><![CDATA[ Hallo,<br />
<br />
Wir hatten ja im Testat die Aufgabe bei der down(empty) und down(mutex) vertascht wurden beim producer.<br />
Ich hatte diese Aufgabe im Testat falsch und habe keine Musterlösung dafür.<br />
Daher habe ich mich einige Zeit damit beschäftigt und kam zu der meines Erachtens einzigen Möglichkeit(ich wusste dass es nicht funktioniert), dass es nicht funktioniert.<br />
Ich wollte fragen ob diese Abfolge stimmt und es der Lösung entspricht:<br />
<br />
producer fügt Objekte ein bis <br />
count(empty) = 0<br />
count(full)= max_buffer<br />
producer down(mutex) =&gt; count(mutex) = 0<br />
producer down(empty) =&gt; count(empty) = -1 =&gt; producer schläft ein<br />
Contextwechsel zu consumer<br />
consumer down(full)<br />
consumer down(mutex) =&gt; count(mutex) = -1 =&gt; consumer schläft ein<br />
beide schlafen für immer<br />
=&gt; Deadlock<br />
<br />
<br />
Danke für die Antwort<br />
<br />
Julien]]></description>
            <dc:creator>Julien Thoma</dc:creator>
            <category>Systeme 1 WS 2010/2011</category>
            <pubDate>Sun, 13 Mar 2011 17:29:34 +0100</pubDate>
        </item>
        <item>
            <guid>https://ira.informatik.uni-freiburg.de/phorum/read.php?62,3817,3817#msg-3817</guid>
            <title>Anforderung Nr. 5 zum wechselseitigen Ausschluss (1 antworten)</title>
            <link>https://ira.informatik.uni-freiburg.de/phorum/read.php?62,3817,3817#msg-3817</link>
            <description><![CDATA[ Hallo,<br />
<br />
Im Testat gab es ja die Frage, ob Versuch 1 unter anderen Anforderung Nr. 5 erfüllt. Diese besagt:<br />
Alles funktioniert unabhängig von der relativen Ausführungsgeschwindigkeit der Prozesse.<br />
<br />
Meine Frage dazu lautet nun, was ist mit alles gemeint. <br />
Meint alles, die Anforderungen 1 bis 4, oder meint alles einfach nur Wechselseitiger Ausschluss?<br />
<br />
Da die richtige Antwort im Testat wohl ja war, wird es sich wahrscheinlich um die zweite Variante handeln oder?]]></description>
            <dc:creator>Manu</dc:creator>
            <category>Systeme 1 WS 2010/2011</category>
            <pubDate>Sat, 12 Mar 2011 17:24:44 +0100</pubDate>
        </item>
        <item>
            <guid>https://ira.informatik.uni-freiburg.de/phorum/read.php?62,3815,3815#msg-3815</guid>
            <title>Speicherverwaltung / Paging (3 Antworten)</title>
            <link>https://ira.informatik.uni-freiburg.de/phorum/read.php?62,3815,3815#msg-3815</link>
            <description><![CDATA[ Hallo,<br />
ich bin gerade am durchrechnen der letztjährigen Klausur und frage mich jetzt ob in der diesjährigen Klausur auch eine Aufgabe dieser Art drankommen könnte, da wir sowas ja nicht ganz so genau in den Übungen oder in der Vorlesung gemacht haben. <br />
<br />
Das war die Aufgabe:<br />
a) Erklären Sie anhand einer Skizze wie eine zweistufige Seitentabelle funktioniert.<br />
b) Es sei ein 64-bit Pagingsystem gegeben, wobei sich die Adresse aufteilt in 4 Bit Haupttabelle, 20 Bit<br />
Untertabelle1, 20 Bit Untertabelle2 und 20 Bit Offset.<br />
1) Wie groß ist ein Seitenrahmen?<br />
2) Wie viele Seiten werden allein durch die Seitentabellen belegt, wenn jede Tabelle eine eigene<br />
Seitentabelle besitzt.<br />
3) Die geeignete Wahl der Seitengröße gestaltet sich mitunter schwierig. Nennen sie die Vor- und Nachteile<br />
von verschiedenen Seitengrößen.<br />
<br />
mfg]]></description>
            <dc:creator>tomas</dc:creator>
            <category>Systeme 1 WS 2010/2011</category>
            <pubDate>Sun, 13 Mar 2011 12:04:35 +0100</pubDate>
        </item>
        <item>
            <guid>https://ira.informatik.uni-freiburg.de/phorum/read.php?62,3812,3812#msg-3812</guid>
            <title>Softwarelösungen für wechselseitigen Ausschluss (1 antworten)</title>
            <link>https://ira.informatik.uni-freiburg.de/phorum/read.php?62,3812,3812#msg-3812</link>
            <description><![CDATA[ Hey,<br />
müssen wir eigentlich die ganzen Programmcodes aus der Vorlesung auswendig können?<br />
Ich glaube ich kann mir das irgendwie nicht merken...]]></description>
            <dc:creator>Qwert</dc:creator>
            <category>Systeme 1 WS 2010/2011</category>
            <pubDate>Fri, 11 Mar 2011 15:52:46 +0100</pubDate>
        </item>
        <item>
            <guid>https://ira.informatik.uni-freiburg.de/phorum/read.php?62,3801,3801#msg-3801</guid>
            <title>Material VHDL-Kurs (1 antworten)</title>
            <link>https://ira.informatik.uni-freiburg.de/phorum/read.php?62,3801,3801#msg-3801</link>
            <description><![CDATA[ Hallo,<br />
<br />
Wo gibt es die Folien vom VHDL Kurs und wo finde ich das Übungsblatt?<br />
<br />
Danke]]></description>
            <dc:creator>MrNobody</dc:creator>
            <category>Systeme 1 WS 2010/2011</category>
            <pubDate>Thu, 10 Mar 2011 17:20:20 +0100</pubDate>
        </item>
        <item>
            <guid>https://ira.informatik.uni-freiburg.de/phorum/read.php?62,3779,3779#msg-3779</guid>
            <title>Prüfungsanmeldung (3 Antworten)</title>
            <link>https://ira.informatik.uni-freiburg.de/phorum/read.php?62,3779,3779#msg-3779</link>
            <description><![CDATA[ Hallo,<br />
<br />
ich habe einige Schwierigkeiten mit der Anmeldung meiner Systeme-Prüfung.<br />
<br />
Ich hatte die Prüfung schon länger angemeldet und habe sie jetzt storniert, um zu sehen, ob ich Systeme bei der Anmeldung als Orientierungsfach wählen kann (ich war mir diesbezüglich nicht sicher).<br />
Nun nimmt das System eine erneute Anmeldung aber irgendwie nicht an.<br />
Es wird lediglich folgender Fehler produziert:<br />
[<a href="http://www.imagebanana.com/view/gy89ftj4/pruefungsanmeldung.jpg"  rel="nofollow">www.imagebanana.com</a>]<br />
<br />
Habe ich etwas übersehen? Anmelden sollte doch bis zum 12.02 noch möglich sein, oder?<br />
<br />
Gruß Yoshi<br />
<br />
EDIT: Testat hab ich bestanden (knapp 50 Punkte), Übungsblätter habe ich auch weit über 50%. Zulasseung sollte also eigentlich vorhanden sein.]]></description>
            <dc:creator>yoshi</dc:creator>
            <category>Systeme 1 WS 2010/2011</category>
            <pubDate>Tue, 08 Feb 2011 01:02:52 +0100</pubDate>
        </item>
        <item>
            <guid>https://ira.informatik.uni-freiburg.de/phorum/read.php?62,3729,3729#msg-3729</guid>
            <title>VHDL-Kurs für ESE-Studierende (6 Antworten)</title>
            <link>https://ira.informatik.uni-freiburg.de/phorum/read.php?62,3729,3729#msg-3729</link>
            <description><![CDATA[ Hallo *,<br />
<br />
die Planungen für den VHDL-Kurs für die ESE-Studierenden sehen im Moment wie folgt aus:<br />
<br />
Vorlesung:<br />
             Freitag, 04. März 2011 und Samstag, 05. März 2011 jeweils ganztags (= 6 Stunden pro Tag) <br />
<br />
Dozent: Dr. Tobias Schubert<br />
<br />
Übungen:<br />
             Ein Übungszettel wird im Anschluss an die Vorlesung ausgegeben und muss bis zum 31.03. bearbeitet werden.<br />
<br />
Bewertung:<br />
            bewertet wird die Lösung des Übungszettels. Die Gesamtnote ergibt sich dann als nach ECTS-Punkten gewichteter Mittelwert aus der Systeme1-Note und der Note des VHDL-Kurses.<br />
<br />
<br />
Gruß,<br />
  Ralf.]]></description>
            <dc:creator>Ralf Wimmer</dc:creator>
            <category>Systeme 1 WS 2010/2011</category>
            <pubDate>Thu, 10 Feb 2011 15:06:33 +0100</pubDate>
        </item>
        <item>
            <guid>https://ira.informatik.uni-freiburg.de/phorum/read.php?62,3721,3721#msg-3721</guid>
            <title>Testat Ergebnisse - Wann und wo? (9 Antworten)</title>
            <link>https://ira.informatik.uni-freiburg.de/phorum/read.php?62,3721,3721#msg-3721</link>
            <description><![CDATA[ Titel sagt eigentlich schon alles: Bis wann werden die Ergebnisse des Testats vorraussichtlich feststehen und wo kann man diese dann einsehen?<br />
<br />
MfG Tobi]]></description>
            <dc:creator>thaag</dc:creator>
            <category>Systeme 1 WS 2010/2011</category>
            <pubDate>Thu, 27 Jan 2011 15:48:38 +0100</pubDate>
        </item>
        <item>
            <guid>https://ira.informatik.uni-freiburg.de/phorum/read.php?62,3706,3706#msg-3706</guid>
            <title>Deadlocks Folie 47/49 (2 Antworten)</title>
            <link>https://ira.informatik.uni-freiburg.de/phorum/read.php?62,3706,3706#msg-3706</link>
            <description><![CDATA[ Hallo,<br />
habe eine Frage zur Folie 47 (die vorvorletzte der annotierten):<br />
<br />
[<a href="http://img683.imageshack.us/img683/4535/captureab.png"  rel="nofollow">img683.imageshack.us</a>]<br />
<br />
r1 -&gt; P2 -&gt; r2<br />
<br />
heißt doch &quot;p2 besitzt r1 und hat r2 angefordert (aber nicht erhalten)&quot;? Auf der Folie steht es aber genau andersherum - womit auch die Ordnungsbedingung andersrum gelten würde?<br />
<br />
Habe ich da einen Denkfehler?<br />
<br />
Grüße<br />
Jan]]></description>
            <dc:creator>Jan Burchard</dc:creator>
            <category>Systeme 1 WS 2010/2011</category>
            <pubDate>Wed, 19 Jan 2011 13:03:57 +0100</pubDate>
        </item>
        <item>
            <guid>https://ira.informatik.uni-freiburg.de/phorum/read.php?62,3700,3700#msg-3700</guid>
            <title>Dateisysteme und maximale Dateigröße (1 antworten)</title>
            <link>https://ira.informatik.uni-freiburg.de/phorum/read.php?62,3700,3700#msg-3700</link>
            <description><![CDATA[ Hallo,<br />
Thema Dateisysteme:<br />
Laut den Folien wird im INode Header die Dateigröße in bytes gespeichert. Dafür werden angeblich 4 byte verwendet.<br />
Ich schätze, dass die Größe (u.A.) dafür relevant ist das Ende der Datei (das ggf. in der Mitte eines Blocks liegen kann) zu finden. Mit 4 bytes würden sich jedoch nur Dateigrößen bis zu 4GiB speichern lassen.<br />
Stimmen die 4 byte nicht? Oder wo liegt hier der Fehler?<br />
<br />
Danke.]]></description>
            <dc:creator>stinker</dc:creator>
            <category>Systeme 1 WS 2010/2011</category>
            <pubDate>Mon, 17 Jan 2011 17:33:15 +0100</pubDate>
        </item>
        <item>
            <guid>https://ira.informatik.uni-freiburg.de/phorum/read.php?62,3697,3697#msg-3697</guid>
            <title>Praxiskurs VHDL für ESE (1 antworten)</title>
            <link>https://ira.informatik.uni-freiburg.de/phorum/read.php?62,3697,3697#msg-3697</link>
            <description><![CDATA[ Guten Abend allerseits,<br />
<br />
wie sieht es aktuell mit dem Praxiskurs in VHDL für die ESE-Studenten aus?<br />
Meines Wissens nach wurde dagegen vorgegangen, dass dieser kurz vor der Klausurphase stattfindet.<br />
Wie ist der aktuelle Stand?<br />
<br />
Es wäre für mich sehr wichtig bald um feste Entscheidungen zu wissen, da ich so langsam meinen Heimaturlaub planen muss.<br />
Ansonsten werden die Bahntickets mit über 200€ für mich unerschwinglich - also kein banaler Grund.<br />
<br />
Mit freundlichem Gruß<br />
FloW]]></description>
            <dc:creator>FloW</dc:creator>
            <category>Systeme 1 WS 2010/2011</category>
            <pubDate>Mon, 17 Jan 2011 12:32:30 +0100</pubDate>
        </item>
        <item>
            <guid>https://ira.informatik.uni-freiburg.de/phorum/read.php?62,3693,3693#msg-3693</guid>
            <title>Praxisübungen (33 Antworten)</title>
            <link>https://ira.informatik.uni-freiburg.de/phorum/read.php?62,3693,3693#msg-3693</link>
            <description><![CDATA[ Sind die Aufgaben aus den Praxisübungen auch für das Testat relevant? Und wenn ja, müssen wir dann auch alle Befehle mit  Parametern samt Ausgabe auswendig wissen?]]></description>
            <dc:creator>Ein Student</dc:creator>
            <category>Systeme 1 WS 2010/2011</category>
            <pubDate>Thu, 03 Feb 2011 22:49:45 +0100</pubDate>
        </item>
        <item>
            <guid>https://ira.informatik.uni-freiburg.de/phorum/read.php?62,3692,3692#msg-3692</guid>
            <title>Deadlocks Blatt 9_1 (6 Antworten)</title>
            <link>https://ira.informatik.uni-freiburg.de/phorum/read.php?62,3692,3692#msg-3692</link>
            <description><![CDATA[ Wie steht es mit den &quot;Deadlock unvermeidbar&quot;-Stellen?<br />
Müssen auch Ecke als Deadlocks markiert werden, die gar nicht erreicht werden können, weil sie hinter einem verbotenem Beriech liegen? <br />
Wie es auf Blatt 9 Aufgabe 1 der Fall ist.]]></description>
            <dc:creator>Ellen</dc:creator>
            <category>Systeme 1 WS 2010/2011</category>
            <pubDate>Sun, 13 Mar 2011 17:26:57 +0100</pubDate>
        </item>
        <item>
            <guid>https://ira.informatik.uni-freiburg.de/phorum/read.php?62,3683,3683#msg-3683</guid>
            <title>Folie 2.7 annotiert? (5 Antworten)</title>
            <link>https://ira.informatik.uni-freiburg.de/phorum/read.php?62,3683,3683#msg-3683</link>
            <description><![CDATA[ Wann wird denn die Folie 2.7 (Deadlock) in der annotierten Version hochgeladen? Ich brauche sie für die Vorbereitung aufs Testat.<br />
Grüße Chucky]]></description>
            <dc:creator>Anonymer Benutzer</dc:creator>
            <category>Systeme 1 WS 2010/2011</category>
            <pubDate>Tue, 15 Feb 2011 09:48:07 +0100</pubDate>
        </item>
        <item>
            <guid>https://ira.informatik.uni-freiburg.de/phorum/read.php?62,3682,3682#msg-3682</guid>
            <title>Blatt 9 Aufgabe 1 (4 Antworten)</title>
            <link>https://ira.informatik.uni-freiburg.de/phorum/read.php?62,3682,3682#msg-3682</link>
            <description><![CDATA[ Hi,<br />
<br />
ich hätte eine Frage bezüglich Aufgabe 1 auf dem aktuellen Blatt, die ich mit den Folien der Vorlesung leider nicht beantworten kann. <br />
<br />
Bezogen auf Folie 10 im Deadlockkapitel.<br />
Das der rote Bereich unvermeindlich für ein Deadlock ist, sehe ich ein, aber ich frage mich jetzt wo genau der Deadlock entsteht, bzw wo man ihn einzeichnen muss. Ich würde sagen, wenn man im roten Kästchen ist, kann man nach oben (o.B.d.A. =)) genau bis zur Kante, weil hier P2 blockiert, da er den Drucker nicht bekommt. Jetzt kann man nach rechts genau bis zur Ecke, weil hier P1 blockiert (also da wo sich I2 und I1 schneiden). Und genau an dieser Ecke entsteht der Deadlock. Ist das korrekt?<br />
<br />
Viele Grüße<br />
Manuel]]></description>
            <dc:creator>Manu</dc:creator>
            <category>Systeme 1 WS 2010/2011</category>
            <pubDate>Sat, 15 Jan 2011 19:26:50 +0100</pubDate>
        </item>
        <item>
            <guid>https://ira.informatik.uni-freiburg.de/phorum/read.php?62,3654,3654#msg-3654</guid>
            <title>Übungsblatt 7 Aufgabe 2 b) (Keine Antworten)</title>
            <link>https://ira.informatik.uni-freiburg.de/phorum/read.php?62,3654,3654#msg-3654</link>
            <description><![CDATA[ Hier hat sich ein kleiner Rechtschreibfehler eingeschlichen. Prorität ist falsch, gemeint war Priorität.]]></description>
            <dc:creator>Stefan Kupferschmid</dc:creator>
            <category>Systeme 1 WS 2010/2011</category>
            <pubDate>Tue, 14 Dec 2010 13:09:34 +0100</pubDate>
        </item>
        <item>
            <guid>https://ira.informatik.uni-freiburg.de/phorum/read.php?62,3633,3633#msg-3633</guid>
            <title>Vorlesung am 7. Januar (Keine Antworten)</title>
            <link>https://ira.informatik.uni-freiburg.de/phorum/read.php?62,3633,3633#msg-3633</link>
            <description><![CDATA[ Hallo *,<br />
<br />
wie bereits in der letzten Vorlesung angekündigt wurde, fällt die Vorlesung am Freitag, 07.01.2011 aus. Sollten wir mit dem Stoff deswegen nicht durchkommen (was ich nicht glaube), dann wird es einen Nachholtermin geben ;-)<br />
<br />
Der Übungsbetrieb ist davon zunächst nicht betroffen, allerdings steht es den Tutoren, die an diesem Freitag ihre Übungsgruppe  hätten, frei, sie auf die folgende Woche zu verlegen ...<br />
<br />
Gruß,<br />
  Ralf.<br />
<br />
P.S.: Die Übungen am 23.12. finden natürlich ganz normal statt.]]></description>
            <dc:creator>Ralf Wimmer</dc:creator>
            <category>Systeme 1 WS 2010/2011</category>
            <pubDate>Tue, 30 Nov 2010 13:15:52 +0100</pubDate>
        </item>
        <item>
            <guid>https://ira.informatik.uni-freiburg.de/phorum/read.php?62,3631,3631#msg-3631</guid>
            <title>Termin Testat (1 antworten)</title>
            <link>https://ira.informatik.uni-freiburg.de/phorum/read.php?62,3631,3631#msg-3631</link>
            <description><![CDATA[ Hallo zusammen,<br />
<br />
ich finde meine Unterlagen nicht mehr, auf denen ich die Klausur + Testattermine vermerkt habe.<br />
<br />
Da ich den Testattermin bisher weder in den Folien, noch auf der Webseite finden konnte, frage ich hier nach:<br />
     An welchem Tag findet das Testat für Systeme I statt?<br />
<br />
Gruß Benjamin]]></description>
            <dc:creator>Benjamin Meier</dc:creator>
            <category>Systeme 1 WS 2010/2011</category>
            <pubDate>Thu, 25 Nov 2010 15:05:24 +0100</pubDate>
        </item>
        <item>
            <guid>https://ira.informatik.uni-freiburg.de/phorum/read.php?62,3611,3611#msg-3611</guid>
            <title>Übungsblatt 2 Aufgabe 2c (1 antworten)</title>
            <link>https://ira.informatik.uni-freiburg.de/phorum/read.php?62,3611,3611#msg-3611</link>
            <description><![CDATA[ Was ist mit Zyklus erzeugen gemein?]]></description>
            <dc:creator>mt</dc:creator>
            <category>Systeme 1 WS 2010/2011</category>
            <pubDate>Wed, 10 Nov 2010 10:32:58 +0100</pubDate>
        </item>
        <item>
            <guid>https://ira.informatik.uni-freiburg.de/phorum/read.php?62,3596,3596#msg-3596</guid>
            <title>Übungsblatt 1: ssh Problem (3 Antworten)</title>
            <link>https://ira.informatik.uni-freiburg.de/phorum/read.php?62,3596,3596#msg-3596</link>
            <description><![CDATA[ Hey, <br />
<br />
wenn ich den ssh Rechnername Befehl im Pool ausprobiere (Übungsblatt 1 Aufgabe d), bekomme ich immer die folgende Fehlermeldung: &quot;ssh exchange id: connection closed by remote client.&quot; Dabei hätte ich eine login- Aufforderung erwartet... Weiß da zufällig jemand was? <br />
<br />
Gruß, Justina]]></description>
            <dc:creator>Anonymer Benutzer</dc:creator>
            <category>Systeme 1 WS 2010/2011</category>
            <pubDate>Wed, 03 Nov 2010 15:53:36 +0100</pubDate>
        </item>
        <item>
            <guid>https://ira.informatik.uni-freiburg.de/phorum/read.php?62,3579,3579#msg-3579</guid>
            <title>Zugangsdaten Systeme 1 Vorlesungsmaterial (3 Antworten)</title>
            <link>https://ira.informatik.uni-freiburg.de/phorum/read.php?62,3579,3579#msg-3579</link>
            <description><![CDATA[ Hi,<br />
<br />
ich bräuchte die Zugangsdaten für das Vorlesungsmaterial von Systeme 1 (WS 10/11).<br />
<br />
Grüße]]></description>
            <dc:creator>reichera</dc:creator>
            <category>Systeme 1 WS 2010/2011</category>
            <pubDate>Wed, 03 Nov 2010 13:06:03 +0100</pubDate>
        </item>
    </channel>
</rss>
