Der Entwurf moderner datenverarbeitender HW/SW-Systeme stellt eine immer größer werdende Herausforderung für die Systementwickler dar. Wachsender Zeitdruck, höhere Anforderungen an die Korrektheit und steigende Systemkomplexität machen den Systementwurf zu einer sehr komplexen Aufgabe.

Erschwerend kommt hinzu, daß diese Systeme oft heterogen arbeiten, das bedeutet, daß sowohl Hardware- als auch Softwarekomponenten gemeinsam eingesetzt werden.

Diese Faktoren führen dazu, daß man nach neuen Konzepten und Beschreibungsmitteln sucht, um eingebettete HW/SW-Systeme oder SoC-Designs (system-on-chip) bereits auf hohen Abstraktionsebenen zu beschreiben, zu verifizieren (z.B. durch Simulation) und automatisch zu synthetisieren (d.h. HW- und Codedesign).

Inhalt der Vorlesung ist die Vorstellung verschiedener Beschreibungsparadigmen und Beschreibungssprachen im Kontext des Systementwurfs. Zu diesen Sprachen gehören unter anderem:

• Verilog/VHDL (Hardwarebeschreibungssprachen)
• SystemC (Systembeschreibungssprache für HW-/SW-Systeme)
• Esterel (Synchrone Beschreibungssprache für kontrolldominierte Systeme)
• SDL (Beschreibungssprache für verteilte Systeme)
• UML (unified modeling language, ursprünglich für reine SW-Projekte findet aber immer mehr Anwendung auch im HW-Bereich)