

Kap.2 Befehlschnittstelle

Prozessoren, externe Sicht

RA Überblick


- Einleitung
- Hardwareentwurf
- Befehlschnittstelle
- Mikroarchitektur
- Speicherarchitektur
- Ein-/Ausgabe
- Multiprozessorsysteme, ...

BB - RA - SS00

Kap. 2.1

2.1/2

von Neumann-Architektur



BB - RA - SS00

Kap. 2.1

2.1/3

- Kernstück ist **Zentraleinheit**

- **Speicher**, in denen Daten abgelegt werden

- **Ein- und Ausgabeeinheiten**, mit denen Kommunikationen mit Außenwelt hergestellt wird

BB - RA - SS00

Kap. 2.1

2.1/4

- Komponenten durch **Busse** verbunden

■ Vorteile:

- Verringerung der Anzahl der Leitungen
- Erweiterbarkeit/Skalierbarkeit

- Probleme bei bidirektionalen Bussen

- zu jedem Zeitpunkt nur ein Zugriff

BB - RA - SS00

Kap. 2.1

2.1/5

Zentraleinheit

- Auch Mikroprozessor oder CPU (=central processing unit)

■ Aufgaben:

- Steuerung
- Holen und Interpretieren von Befehlen
- Ausführen von Befehlen
- Organisation des Datenaustauschs mit der Umwelt

BB - RA - SS00

Kap. 2.1

2.1/6

Architektur einer Zentraleinheit

- Komponenten:
 - Steuerwerk
 - Operationswerk
- Steuerwerk für Befehlsverarbeitung
- Operationswerk für Datenverarbeitung

BB - RA - SS00

Kap. 2.1

2.1/7

Schichtenstruktur



BB - RA - SS00

Kap. 2.1

2.1/8

2 Befehlsschnittstelle

- 2.1 elementare Datentypen, Operationen
- 2.2 logische Speicherorganisation
- 2.3 Maschinenbefehlssatz
- 2.4 Klassifikation von Befehlssätzen
- 2.5 Unterbrechungen
- 2.6 Prozesse

BB - RA - SS00

Kap. 2.1

2.1/9

2.1 Elementare Datentypen, Operationen

- Welche Datentypen kann der Prozessor verarbeiten?
 - Bitvektoren
 - ganze Zahlen
 - Gleitpunktzahlen
- Welche Operatoren können auf diesen Datentypen ausgeführt werden?

BB - RA - SS00

Kap. 2.1

2.1/10

Kap.2 Befehlsschnittstelle

**Prozessoren,
externe Sicht**

- 2.1 elementare Datentypen, Operationen
- 2.2 logische Speicherorganisation
- 2.3 Maschinenbefehlssatz
- 2.4 Klassifikation von Befehlssätzen
- 2.5 Unterbrechungen
- 2.6 Prozesse

BB - RA - SS00

Kap. 2.1

2.1/12

- Speicher „spiegeln“ den Zustand eines Rechensystems, bzw. eines Programms
- „Konfiguration“
- Wir unterscheiden Hauptspeicher und Registerspeicher.

BB - RA - SS00

Kap. 2.1

2.1/13

Hauptspeicher

- „großes“ adressierbares Array
- i.d.R. Byte-Adressierung, d.h. jedes Byte besitzt eine eigene, eindeutige Adresse
- größere Datentypen (z.B. int) sind mehreren Bytes zugeordnet (little endian, big endian: siehe unten)

BB - RA - SS00

Kap. 2.1

2.1/14

- Aus Performance Gründen ist Schreiben einzelner Bytes/Bits oft gar nicht möglich
- Ausrichtung an Wortgrenzen:
Alignment

BB - RA - SS00

Kap. 2.1

2.1/15

Alignment

- zusätzliches Problem: ausgerichteter (aligned) und nicht ausgerichteter (misaligned) Zugriff auf Speicher:

Objektadresse	Ausgerichtete Byteabstände	Nicht ausgerichtete Byteabstände
Byte	0, 1, 2, 3, 4, 5, 6, 7	ausgeschlossen
Halbwort	0, 2, 4, 6	1, 3, 5, 7
Wort	0, 4	1, 2, 3, 5, 6, 7
Doppelwort	0	1, 2, 3, 4, 5, 6, 7

- "misaligned" Zugriffe (die in der Regel erlaubt sind) sparen Speicherplatz aber kosten Zeit bzw. erfordern zusätzlichen Hardwareaufwand

BB - RA - SS00

Kap. 2.1

- maximale Größe:
m Bits für Adresse
- 2^m adressierbare Speicherzellen
- 16-bit Adressen bei DEC PDP-11
- 24-bit Adressen bei IBM Großrechnern
- 64-bit bei DEC Alpha, SuperSPARC

BB - RA - SS00

Kap. 2.1

2.1/17

Wie sind die Bytes nummeriert?

- little endian
am wenigsten signifikanter Teil enthält die niedrigste Byte Adresse
- big endian
der signifikanteste Teil enthält die niedrigste Byte Adresse

BB - RA - SS00

Kap. 2.1

2.1/18

Little Endian - Big Endian

- Little Endian: z.B. 80x86, DEC PDP11/VAX, DEC ALPHA

Wortadresse	Byteadresse				Wertigkeit des Bytes
	03	02	01	00	
0	3	2	1	0	
4	7	6	5	4	

- Big Endian: z.B. MIPS, MC680x0, IBM 360/370

Wortadresse	Byteadresse				Wertigkeit des Bytes
	03	02	01	00	
0	0	1	2	3	
4	4	5	6	7	

BB - RA - SS00

Kap. 2.1

- von Rechner zu Rechner verschieden
- manche unterstützen beide Formate
- i.d.R. merkt der Benutzer nichts davon, es sei denn man möchte auf einzelne Bytes explizit zugreifen
- bei Strings sind big endians natürlicher, bei Zahlen little endians

BB - RA - SS00

Kap. 2.1

2.1/20

- Soviel zur logischen (Haupt-)Speichersicht
- strukturelle Eigenschaften später
- jetzt:

BB - RA - SS00

Kap. 2.1

2.1/21

Registerspeicher

- Viel kleiner als Hauptspeicher, aber auch viel schneller
- kann genutzt werden, um lokale Informationen in Registern zu halten und so die Ausführung von Programmen zu beschleunigen

BB - RA - SS00

Kap. 2.1

2.1/22

Designparameter

- Größe je nach Architektur unterschiedlich große Registerspeicher
 - kleine Registerbank: wenige Bit zur Adressierung, aber für schnelle Ausführung ist dann schnelle Speicherarchitektur notwendig
 - große Zahl: Befehlsgröße wächst, Ausführungszeit klein

BB - RA - SS00

Kap. 2.1

2.1/23

Funktionalität

- homogen: alle Register haben gleiche Funktionalität
 - einfach zu nutzen, man muß eventuell angeben wie Inhalt zu interpretieren ist
- inhomogen: „special purpose register“
 - erleichtert schnelle Ausführung von speziellen Operationen

BB - RA - SS00

Kap. 2.1

2.1/24

■ MIPS I/II

- 32-bit RISC Prozessor
- 32 weitgehend homogene 32-bit Register (bis auf Register mit Nr. 0 und 1)
- 32 32-bit floating-point-Register (einzeln für single precision, paarweise für double precision)

BB - RA - SS00

Kap. 2.1

2.1/31


■ Intel 80386/486 (1985-90)

- 32-bit Prozessor
- 16 Register, 10 32-bit, 6 16-bit jedes Register hat (mehr oder weniger) spezielle Aufgaben
- 8 80-bit floating-point-Register

BB - RA - SS00

Kap. 2.1

2.1/32



Kap.2 Befehlsschnittstelle

Prozessoren, externe Sicht

- 2.1 elementare Datentypen, Operationen
- 2.2 logische Speicherorganisation
- 2.3 Maschinenbefehlssatz
- 2.4 Klassifikation von Befehlssätzen
- 2.5 Unterbrechungen
- 2.6 Prozesse

BB - RA - SS00

Kap. 2.1

2.1/35

- Wie nutze ich das Potential von Haupt- und Registerspeicher?
- Welche Befehle?
- Wie speichert man Daten ab?
- Wie berechnet man Adressen?

BB - RA - SS00

Kap. 2.1

2.1/36

2.3.1 Befehlstypen

- MPs moderner Bauart haben ca. 30 bis 200 Befehle
- Überwiegende Anzahl der MPs haben kleinen Befehlssatz
 - ┆ muß kein Nachteil sein, da kleiner Befehlssatz übersichtlicher, einfacher anwendbar
 - ┆ bei speziellen Problemstellungen große Befehlssätze mit vielen Adressierungsarten von Vorteil

(siehe auch Klassifikation am Ende des Abschnittes)

BB - RA - SS00

Kap. 2.1

2.1/38

■ Befehlssatz immer ein **Kompromiss**

- ┆ Wünsche aus Anwendersicht
- ┆ technisch (sinnvoll) machbar

■ Zu beachten

- ┆ Anzahl der Worte pro Befehl
- ┆ Verarbeitungsbreite der Operationen
- ┆ ...

BB - RA - SS00

Kap. 2.1

2.1/39

■ Untergliederung

- ┆ Datentransportbefehle
- ┆ arithmetische Befehle
- ┆ logische Befehle
- ┆ bitverarbeitende Befehle
- ┆ Schiebe- und Rotationsbefehle
- ┆ Stringbefehle
- ┆ Sprungbefehle
- ┆ Systembefehle

BB - RA - SS00

Kap. 2.1

2.1/40

Datentransportbefehle (1)

■ **Transport** eines Datums von Quelle zu Ziel

- ┆ Quelle und Ziel im Haupt- oder Registerspeicher
- ┆ auch Übertragung zwischen E/A-Toren und Registerspeicher
- ┆ „Transport“ eigentlich nicht richtig, da nichts von Quelle entfernt wird
 - ┆ besser: Kopie

BB - RA - SS00

Kap. 2.1

2.1/41

Datentransportbefehle (2)

■ Beispiele in Assembler-Schreibweise

- ┆ Register->Register, Byte
 - ┆ MOVEB R0, R1
- ┆ Register->Speicher, Wort
 - ┆ MOVEW R3,711
- ┆ Speicher->Speicher, Doppelwort
 - ┆ MOVEL CELL1,CELL2

BB - RA - SS00

Kap. 2.1

2.1/42

Datentransportbefehle (3)

- Spezialfälle
 - MOVEM (move multiple)
 - | lädt oder speichert n aufeinander folgende Registerinhalte aus bzw. in einen Speicherbereich
 - PUSH, POP
 - | legt Datum auf Stack bzw. entnimmt es
 - | Korrektur des Stackpointers erfolgt automatisch
 - CLR (clear)
 - | lädt Wert Null in Register oder Speicherzelle

BB - RA - SS00

Kap. 2.1

2.1/43

Datentransportbefehle (4)

- EXC (exchange)
 - | vertauscht zwei Operanden miteinander
 - | idR muß einer davon im Register stehen
- SWAP
 - | vertauscht zwei Registerhälften miteinander
 - | dadurch ev. Zugriff auf höherwertige Bits eines Registerwortes

BB - RA - SS00

Kap. 2.1

2.1/44

Arithmetische Befehle (1)

- Festkomma-Arithmetik für Bytes, Worte und Doppelworte
 - | ab 16-Bit 'Standard'
- Beispiele
 - | ADD (add), ADDC (add with carry)
 - | SUB (subtract), SUBC (subtract with carry)
 - | MULU (multiply), DIVU (divide)
 - Multiplikant und Multiplikator haben einfache Wortlänge, Produkt ist Doppelwort
 - Division analog

BB - RA - SS00

Kap. 2.1

2.1/45

Arithmetische Befehle (2)

- ABCD, SBCD
 - | Addition/Subtraktion von BCD-Zahlen
- ABCDC, SBCDC
 - | analog inklusive Carry
- INC (increment), DEC (decrement)
 - | anwendbar auf Register und Speicher
- NEG (negate)
 - | bilde Zweierkomplement einer Zahl
 - | entspricht Multiplikation mit -1

BB - RA - SS00

Kap. 2.1

2.1/46

Arithmetische Befehle (3)

- CMP (compare)
 - | Bedingungsbits (condition codes) werden manipuliert
 - | können von Programmverzweigung abgefragt werden
- Alle Befehle werden durch ALU 'abgedeckt'
- Gleitkomma-Operationen?

BB - RA - SS00

Kap. 2.1

2.1/47

Arithmetische Befehle (4)

- Gleitkomma-Operation werden oft von der ALU abgedeckt
 - > Zwei Möglichkeiten
 - (softwaremäßige) Emulation: Zerlegung der Operation in Elementarbefehle
 - | langsam
 - Koprozessoren
 - | extra Hardware
 - | schnell

BB - RA - SS00

Kap. 2.1

2.1/48

Logische Befehle

- ALU realisiert auch logische Funktionen
- Bedingungsbits (condition bits) werden beeinflusst
- Befehle, z.B.
 - OR (Disjunktion)
 - AND (Konjunktion)
 - XOR (Antivalenz)
 - NOT (Negation)

BB - RA - SS00

Kap. 2.1

2.1/49

Bitverarbeitende Befehle

- Betroffene Operandenbits werden durch die in einer Maske auf Eins gesetzten Bitpositionen adressiert
 - BTST (test masked bits)
 - beeinflusst Zero-Flag der Bedingungsbits
 - BSET (test and set masked bits) und BCLR (test and clear masked bits)
 - beeinflusst Zero-Flag der Bedingungsbits
 - anschließend setzen der Bits auf Eins bzw. Null

BB - RA - SS00

Kap. 2.1

2.1/50

Schiebe- und Rotationsbefehle

- Verschieben eines Operanden um n Bitstellen
- Man unterscheidet (gemäß Behandlung der Datenformatgrenzen)
 - logisches Schieben
 - arithmetisches Schieben
 - Rotieren

BB - RA - SS00

Kap. 2.1

2.1/51

Stringbefehle

- Operationen auf Byte- und Wortketten
- Befehle
 - MOVES (move string)
 - kopiert zusammenhängende Kette in anderen (zusammenhängenden) Speicherbereich
 - Länge in allgemeinem Register angegeben
 - CMPS (compare string)
 - Vergleich einer Zeichenkette
 - Länge in allgemeinem Register angegeben

BB - RA - SS00

Kap. 2.1

2.1/52

Sprungbefehle (1)

- Zur Ablaufsteuerung von Programmen
- **Klassifikation**
 - bedingte Sprungbefehle
 - unbedingte Sprungbefehle
 - Unterprogrammaufrufe
 - Rückkehr zum rufenden Programmabschnitt (Unterprogrammbeendigung)
 - Unterbrechung

BB - RA - SS00

Kap. 2.1

2.1/53

Sprungbefehle (2)

- Gestatten Vorwärts- und Rückwärts-sprünge
- **Befehle**
 - JMP (jump) oder BRA (branch)
 - bei JMP absoluter, unbedingter Sprung, Befehlszähler wird mit im Befehl angegebener Programmadresse geladen
 - bei BRA relativer, bedingter Sprung, Offset wird addiert wenn Bedingung erfüllt, sonst fortfahren mit der im Code folgenden, nächsten Anweisung

BB - RA - SS00

Kap. 2.1

2.1/54

Sprungbefehle (3)

- | BGT (branch greater, signed)
- | BGE (branch greater or equal, signed)
- |
- | BEQ (branch equal)
- | BNE (branch not equal)
- | BVC (branch overflow clear)
- | BVS (branch overflow set)
- | BCC (branch carry clear)
- | ...

BB - RA - SS00

Kap. 2.1

2.1/55

Sprungbefehle (4)

- Unterprogrammaufrufe bzw. Unterbrechungsbehandlung
 - | sichere Befehlszählerstand
 - | Verzweigung zum Unterprogramm
 - | Abarbeitung
 - | nehme Rücksprungadresse von Stack
 - | Rücksprung zum rufenden Programmabschnitt

BB - RA - SS00

Kap. 2.1

2.1/56

Sprungbefehle (5)

- Unterschied bei Unterprogrammaufrufen und Unterbrechungsbehandlung
 - | bei Unterprogrammaufruf Adresse des Unterprogramms in Befehl enthalten
 - | Prozessorstatus wird nicht automatisch gerettet
 - | bei Unterbrechungsbehandlung Sprungadresse fest vorgegeben oder aus Vektortabelle
 - | Statusregister wird auf Stack gerettet

BB - RA - SS00

Kap. 2.1

2.1/57

Sprungbefehle (6)

- Befehle
 - | JSR (jump subroutine)
 - | Rücksprungadresse auf Stack
 - | Sprung zu im Befehl angegebener Unterprogrammadresse
 - | RTS (return from subroutine)
 - | Rücksprungadresse von Stack und Verzweigen
 - | RTE (return from exception processing)
 - | ähnlich zu RTS
 - | Statusregister wird zurückgeladen

BB - RA - SS00

Kap. 2.1

2.1/58

Systembefehle (1)

- Steuerung des Systemzustandes
 - | Unterscheidung zwischen privilegierten Befehlen (nur im Systemmodus) und trap-Befehlen (software-mäßig erzwungener Übergang von Normalmodus in Systemmodus)
- Befehle
 - | MOVSR (move status, privilegierter Befehl)
 - | Zugriff auf Statusregister (schreibend, lesend)
 - | Prozessorstatus kann verändert werden

BB - RA - SS00

Kap. 2.1

2.1/59

Systembefehle (2)

- MOVCC (move condition code)
 - | Zugriff auf Bedingungsbits
 - | auch in Normalmodus zulässig
- MOVNSP (move normal stack pointer, privilegierter Befehl)
 - | in Systemmode Zugriff auf Normalstackpointer
- NOP (no operation)
 - | führt keine Operation aus

BB - RA - SS00

Kap. 2.1

2.1/60

Systembefehle (3)

- | STOP (stop processing, privilegierter Befehl)
 - | stoppt Programmausführung
- | RESET (reset external device, privilegierter Befehl)
 - | Initialisierung von Systemkomponenten
- | TRAP (trap unconditionally) und TRAPV (trap on overflow)
 - | Programmunterbrechung, Adresse aus Vektortabelle

BB - RA - SS00

Kap. 2.1

2.1/61

2.3.2 Adressierungsarten

„Anfangsjahre“ der Digitalrechner:

- | alle Adressen der Operanden und Sprungziele sind absolute (physikalische) Adressen
- | Programme und Daten sind vollständig lageabhängig, Programmieren einer Schleife erfordert Änderungen im Programmcode während des Programmlaufes

BB - RA - SS00

Kap. 2.1

2.1/63

heute:

- | Ziel ist Berechnung der effektiven Adresse dynamisch zur Laufzeit
- | Benutzt werden dazu Konstanten, Register und andere Speicherplätze
- | Unterscheidungskriterium ist die Zahl der Zugriffe auf den Speicher

BB - RA - SS00

Kap. 2.1

2.1/64

Adressierungsarten

| 0-stufige Speicheradressierung

- | implizite Register-Adressierung
- | explizite Register-Adressierung
- | immediate

| 1-stufige Speicheradressierung

- | direkt
- | Register-indirekt
- | indiziert
- | Programmzähler-relativ

BB - RA - SS00

Kap. 2.1

2.1/65

Adressierungsarten (2)

| 2-stufige Speicheradressierung

- | indirekt absolut
- | indirekt Register-indirekt
- | indirekt indiziert
- | indiziert indirekt
- | indirekt Programmzähler-relativ

| (>2)-stufige Speicheradressierung

BB - RA - SS00

Kap. 2.1

2.1/66

Erläuterungen und Beispiele (1)

- I 0-stufig**, implizite Register-Adressierung
 - | durch Befehl wird Register implizit spezifiziert, in dem sich Operand befindet
 - | LSRA <=> „verschiebe den Inhalt des Akkus um eine Bitposition nach rechts“
 - | CLC = „clear carry flag“
- I 0-stufig**, explizite Register-Adressierung
 - | Register im Op-code angegeben
 - | DEC R0 <=> „Dekrementiere Inhalt von R[0]“

BB - RA - SS00

Kap. 2.1

2.1/67

Erläuterungen und Beispiele (2)

- I 0-stufig**, immediate
 - | Operand ist im Befehl (als Konstante) enthalten
 - | LD D3,#\$A3 <=> D[3]:=\$A3
- I 1-stufig**, direkt
 - | LD D3,\$A374 <=> D[3]:=M[\$A374]
- I 1-stufig**, Register-indirekt
 - | LD D3,(A4) <=> D[3]:=M[A4]

BB - RA - SS00

Kap. 2.1

2.1/68

Erläuterungen und Beispiele (3)

- | Varianten: Prä/Post- De/Increment z.B. für PUSH, POP
- Operand befindet sich im Speicher und Register beinhaltet effektive Adresse für Operanden, vor/nach jedem Speicherzugriff wird Inhalt des spezifizierten Registers um 1, 2 oder 4 Byte (je nach Inhalt) erhöht
- | MOVE R1, (R0)+ oder MOVE R1, -(R0)

BB - RA - SS00

Kap. 2.1

2.1/69

Erläuterungen und Beispiele (4)

- I 1-stufig**, indiziert
 - | effektive Adresse ergibt sich durch Addition eines „Index“ zu einem Basiswert
 - | Speicher-relativ
 - Basis absolute Adresse, Index im Register
 - ST R1,\$A704(R0) <=> M[\$A704+R[0]] := R[1]
 - | Register-relativ
 - Basis in Basisregister, Index absolut
 - CLR \$A7(B0) <=> M[B[0]+\$A7]:=0
 - | Register-relativ mit Index
 - DEC \$A7(B0)(I0) + <=> M[B[0]+I[0]+\$A7]:=M[B[0]+I[0]+\$A7]-1;
 - I[0]:=I[0]+1;

BB - RA - SS00

Kap. 2.1

2.1/70

Erläuterungen und Beispiele (5)

- I 1-stufig**, Programmzähler-relativ
 - | zu Inhalt des Befehlszählers wird Konstante (Distanz) addiert um Adresse des Operanden zu generieren
 - | LBRA \$7FFF <=> „Verzweige „unbedingt“ zu der Speicherzelle, deren Adressdistanz zum aktuellen PC 32767 (= \$7FFF) ist“
- I 2-stufig**
 - Ergebnis der erste Berechnung liefert Adresse im Speicher, die wiederum Adresse bzw. Offset für folgende Adressrechnung enthält
 - > „Speicherindirekt“

BB - RA - SS00

Kap. 2.1

2.1/71

Erläuterungen und Beispiele (7)

- I (>2)-stufig**
 - nur in Ausnahmefällen realisiert,
 - fortgesetzte Interpretation des gelesenen Speicherwortes als Adresse des nächsten Speicherwortes nennt man auch Dereferenzieren
 - (siehe z.B. Realisierung von PROLOG mittels der *Warren Abstract Machine*)
 - [Kogge: The architecture of symbolic computing, McGraw-Hill, 1991]

BB - RA - SS00

Kap. 2.1

2.1/72

Adressierungsarten

Adressierungsart	Beispiel	Wirkung	Anwendung
Register	Add R4,R3	$R4=R4+R3$	Wert im Register
Immediate	Add R4,#3	$R4=R4+3$	Operand Konstante
Displacement/ Basisadress.	Add R4,100(R1)	$R4=R4+M[100+R1]$	lokale Variable
Reg.indirekt Indiziert	Add R4,(R1) Add R3,(R1+R2)	$R4=R4+M[R1]$ $R3=R3+M[R1+R2]$	Pointer (Zeiger) Feld-Adressierung R1-Basis, R2-Index
Direkt/Absolut	Add R1,(1001)	$R1=R1+M[1001]$	statische Daten
Speicher- indirekt	Add R1,@(R3)	$R1=R1+M[M[R3]]$	Speicherplatz als Pointer (Wert="p")
Autoinkrement	Add R1,(R2)+	$R1=R1+M[R2]$ $R2=R2+d$	Für Zugriff auf Felder in Schleifen (wie Autoinkr.)
Autodekrement	Add R1,-(R2)	$R2=R2-d$ $R1=R1+M[R2]$	(wie Autoinkr.)
Skaliert/ Indiziert	Add R1, 100(R2)[R3]	$R1=R1$ $+M[100+R2+R3*d]$	Felder mit Daten der Länge d

BB - RA - SS00 Kap. 2.1

Erläuterungen und Beispiele (8)

- Große Anzahl von Adressierungsarten kommt ursprünglich aus dem Wunsch, kompakten Programmcode zu erstellen
- mit Aufkommen von RISC: Zahl der Adressierungsarten hat sich reduziert mit dem Ziel der potentiell schnelleren Ausführung
- bei SOCs („system on chip“): benötigter Speicher wichtig, deshalb dort häufig *keine* RISC-Prozessoren

BB - RA - SS00 Kap. 2.1 2.1/74

2.3.3 n-Adress-Maschinen

n-Adress-Maschinen, -befehl

- Bis jetzt wurden Alternativen bei Befehlsvorrat und Adressierungsarten diskutiert
- weiteres Klassifikationsmerkmal: Zahl und Art der Operanden bei dem betrachteten Befehlsformat?

BB - RA - SS00 Kap. 2.1 2.1/76

3-Adressmaschinen, -befehl (1)

- *Dyadische* Operation
 - ┆ Verknüpfung von zwei Operanden
 $A = B \text{ op } C$
- Befehle enthalten Angaben über
 - ┆ Art der Operation (Operationscode)
 - ┆ Adresse des ersten Operanden (erste Quelladresse)
 - ┆ Adresse des zweiten Operanden (zweite Quelladresse)
 - ┆ Adresse des Resultates (Zieladresse)

BB - RA - SS00 Kap. 2.1 2.1/77

3-Adressmaschinen, -befehl (2)

- Werden alle vier Angaben in einem Befehl zusammengefaßt, so entsteht **Dreiadressbefehl**

Op-code	1. Quelle	2. Quelle	Ziel
---------	-----------	-----------	------

- Beispiel
 - ┆ Operationscode mit 32 Bit
 - ┆ Prozessor arbeitet mit 32 Bit
 - ┆ Befehlslänge $(32 + 3*32) = 104$ Bit

BB - RA - SS00 Kap. 2.1 2.1/78

3-Adressmaschinen, -befehl (3)

- I Befehlsformat
 - I 'unhandlich'
 - I lang
 - I in Beispiel: vier 32-bit Worte verwendet
- I **Ziel:** Verringerung der Anzahl der Adressen innerhalb eines Befehls
 - I Reduzierung der Länge des Befehls

BB - RA - SS00

Kap. 2.1

2.1/79

3-Adressmaschinen, -befehl (4)

- I Möglichkeiten zur Reduktion
 - I **verdeckte Adressierung:** eine Adresse ist Ziel und Quelle zugleich
 - I **implizite Adressierung:** Befehl bezieht sich auf ein Register, das Quelle für den ersten Operanden ist (Registeradresse ist implizit im Operationscode enthalten)
 - I **Kurzadressen:** z.B. Basisregister und Displacement

BB - RA - SS00

Kap. 2.1

2.1/80

2-Adressmaschinen, -befehl (2)

- Typ SS, als Ziel wird eine Quelle benutzt
- Befehl besteht aus drei Worten

opcode	op1	op2
add	\$4786,	\$5567
$M[\$4786] = M[\$4786] + M[\$5567]$		

BB - RA - SS00

Kap. 2.1

2.1/81

1 1/2-Adressmaschinen, -befehl (1)

- Typ RS, eine Adresse ist Register, Registernummer kann in der Regel noch im ersten Befehlswort kodiert werden
- Befehl besteht aus 2 Worte

opcode + regnr	op2
add R1,	\$4A67
$R1 := R1 + M[\$4A67]$	

BB - RA - SS00

Kap. 2.1

2.1/82

1-Adressmaschinen, -befehl (1)

- MP besitzt **ausgezeichnetes** Register
 - I **Akkumulator**
 - I Adresse nicht explizit, sondern implizit enthalten
 - I bei dyadischen Befehlen: Quelle für ersten Operanden und Ziel für Resultat
 - I nach Befehlsausführung wird alter Akkumulatorwert mit Verknüpfungsergebnis überschrieben

BB - RA - SS00

Kap. 2.1

2.1/83

1-Adressmaschinen, -befehl (2)

- I durch Doppeladressierung fallen zwei Adressen zusammen
 - I verdeckte Adressierung
- I im Befehl nur noch der Operationscode und der zweite Operand
- I spezielle Lade- und Speicherbefehle erlauben Datentransfer zwischen Akkumulator und anderen Registern bzw. Speicher

BB - RA - SS00

Kap. 2.1

2.1/84

1-Adressmaschinen, -befehl (3)

- Kompakte Darstellung
- Aber: bei dyadischem Befehl **drei** Befehle notwendig
 - ┆ lade Akkumulator mit Inhalt der Speicherzelle
 - ┆ verknüpfe Inhalt des Akkumulators mit zweitem Operanden
 - ┆ speichere Inhalt des Akkumulators

BB - RA - SS00

Kap. 2.1

2.1/85

0-Adressmaschinen, -befehl (1)

- Stack-Maschine: alle arithmetischen Operationen werden auf einem Keller ohne explizite Angabe der Operanden durchgeführt, dabei werden jeweils die beiden obersten Stackelemente verknüpft
- PUSH, POP mit Adressen
- einfache Übersetzung arithm. Ausdrücke, weitere Optimierungen nicht möglich
- Beispiel: Gleitkommaprozessor der Intel 80x86-Reihe

BB - RA - SS00

Kap. 2.1

2.1/86

Zusammenfassung (1)

- Bei 8-bit MPs häufig 1-Adressbefehl
 - ┆ nur ein Akkumulator
- Bei 16-bit MPs mehrere Register mit gleicher Funktionalität
- **Identifikation** eines Registers erfolgt innerhalb des Befehls
 - ┆ 3-4 Bit (je nach Anzahl der Register)

BB - RA - SS00

Kap. 2.1

2.1/87

Zusammenfassung (2)

■ Beispiel:

15	8	7	6	5	4	3	2	1	0
Operationscode		R/S	Reg.Adr.	R/S	Reg.Adr.				
Speicheradresse für 1. oder 2. Operanden bzw. Resultat									
Speicheradresse für 1. Operanden oder Resultat									

- 8 **allgemeine** Register
- explizite Adressierung vorausgesetzt
- verdeckte Adressierung verwendet

BB - RA - SS00

Kap. 2.1

2.1/88

Zusammenfassung (3)

- Befehl kann bis zu **zwei** explizite Adressen beinhalten
 - ┆ lassen sich wahlweise auf allgemeine Register (prozessorintern) oder den Arbeitsspeicher bzw. Peripheriegeräte (prozessorextern) in allen möglichen Kombinationen beziehen
- in Befehl zwei Bits (R/S)
 - ┆ entscheiden, ob Zugriff auf Registersatz oder Speicher

BB - RA - SS00

Kap. 2.1

2.1/89

Zusammenfassung (4)

- Vier verschiedene Befehlstypen
 - **Register-Register-Befehl**
 - ┆ beide Operanden und das Resultat prozessorintern
 - ┆ Befehl besteht nur aus einem Wort
 - **Register-Speicher-Befehl**
 - ┆ erster Operand Register, zweiter aus Speicher
 - ┆ Ergebnis in Speicher
 - ┆ Befehl besteht aus zwei Worten

BB - RA - SS00

Kap. 2.1

2.1/90

Zusammenfassung (5)

I Speicher-Register-Befehl

- I erster Operand aus Speicher, zweiter aus Register
- I Ergebnis in Register
- I Befehl besteht aus zwei Worten

I Speicher-Speicher-Befehl

- I beide Operanden aus Speicher
- I Befehl besteht aus drei Worten

BB - RA - SS00

Kap. 2.1

2.1/91

Zusammenfassung (6)

- I Moderne Rechner erlauben i.d.R. 2-3 Operanden für typ. ALU-Befehl
- I dabei kann max. Zahl von erlaubten Speicheradressen geringer sein

Max Speicheradressen	Max Operanden	Rechner
0	3	SPARC, MIPS
1	2	Intel 80x86, MR 68000
2	2	IBM 360
3	3	VAX

BB - RA - SS00

Kap. 2.1

2.1/92

Kap.2 Befehlsschnittstelle

Prozessoren, externe Sicht

- 2.1 elementare Datentypen, Operationen
- 2.2 logische Speicherorganisation
- 2.3 Maschinenbefehlssatz
- 2.4 Klassifikation von Befehlssätzen
- 2.5 Unterbrechungen
- 2.6 Prozesse

BB - RA - SS00

Kap. 2.1

2.1/94

Mikroprozessorklassen (1)

- I MPs mit komplexem Instruktionssatz (**CISC**=complex instruction set computer)
 - I verfügen über Satz von zum Teil komplexen Befehlen
 - I Struktur des Befehlssatzes ist fest vorgegeben und nicht veränderbar (Makrobefehle)
- I Mikroprogrammierbare MPs
 - I Satz von Mikrobefehlen steht zur Verfügung
 - I können zur Definition von Makrobefehlen genutzt werden

BB - RA - SS00

Kap. 2.1

2.1/95

Mikroprozessorklassen (2)

- I MPs mit reduziertem Befehlssatz (**RISC**=reduced instruction set computer)
 - I einfache Befehle
 - I in einem Verarbeitungsschritt ausführbar
- I MPs mit niedrigem Befehlssatz (**low-RISC**)
 - I bis zu 16 Befehle
 - I für dezidierte Problemlösung besonders gut angepaßt
- I weitere Klassen

BB - RA - SS00

Kap. 2.1

2.1/96

Mikroprozessorklassen (3)

Im folgenden zunächst:

CISC, RISC, CISC versus RISC

BB - RA - SS00

Kap. 2.1

2.1/97

CISC (1)

Erster moderne Rechner (IBM 360, 1965) war CISC-Rechner

Charakterisierung:

- mächtige Befehlsätze (über 100 Befehle)
- komplexe Maschinenbefehle
- viele Adressierungsarten
- mehrere Datentypen
- mikrokodierter Befehlsatz (Steuerung durch Mikroprogramm)

BB - RA - SS00

Kap. 2.1

2.1/98

CISC (2)

- Orthogonaler Befehlsatz, d.h. jeder Datentyp kann mit vielen Adressierungsarten angesprochen werden
- wenige Register
- Maschinenbefehle haben unterschiedliche Ausführungszeiten
- Mikroprogramm als Interpretationsebene (Mikroprogrammsteuerwerk kontrolliert Befehlsausführung)

BB - RA - SS00

Kap. 2.1

2.1/99

CISC (3)

Argumente für CISC:

- komplexe Befehle schließen **semantische Lücke** zwischen Software und Hardware
- Diskrepanz zw. interner Verarbeitungsgeschwindigkeit und Speichergeschwindigkeit reduziert
- Komplexe Befehle reduzieren Speicherplatzbedarf (bezogen auf Hauptspeicher)
- komplexe Befehle **vereinfachen Compiler**
- Zuverlässigkeit** (mehr Funktionalität unterhalb der Maschinensprache)
 - „Hardware ist sicher, Software enthält Fehler“

BB - RA - SS00

Kap. 2.1

2.1/100

CISC (4)

Argumente gegen CISC:

- Hardware ist **nicht** zuverlässiger als Software
 - aber schwieriger abzuändern bei Fehlern
- Cache-Strategien für Programmspeicher sehr gut
 - fast alle Zugriffe auf Programmteile in einem Mikroprogrammzyklus möglich

BB - RA - SS00

Kap. 2.1

2.1/101

Beispiele

Motorola MC68000 (1979)

- 16-Bit Prozessor, interne Struktur 32-Bit
- Charakterisierung
 - allgemeiner Registersatz
 - 2 Stacks
 - 2 Betriebszustände
 - privilegierte Befehle
 - Adressraum von 16 MByte

BB - RA - SS00


Kap. 2.1

2.1/102

Motorola (2)

- I für Anwender benutzbare Register
 - I 8 32-Bit Datenregister (D0 bis D7)
 - I 7 32-Bit Adreßregister (A0 bis A6)
 - I 2 32-Bit-Stackpointerregister (A7 und A7')
 - I 1 16-Bit Statusregister
 - I 1 32-Bit Befehlsregister
- I Datenformate
 - I Byte (8 Bit), Wort (16 Bit), Doppelwort (32 Bit)
 - I Doppelworttransport erfordert zwei Zugriffe
 - da 16-Bit Datenbus
 - I Wörter und Doppelwörter an geraden Adressen

BB - RA - SS00 Kap. 2.1 2.1/103




Motorola (3)

- I Addressierungsarten
 - I 14 werden unterstützt
 - I Addressierungsart nicht an Befehlstyp gebunden
- I Befehlsformate und Befehlssatz
 - I über 70 Befehle
 - I bestehen aus 1 bis 5 16-Bit Wörtern

BB - RA - SS00 Kap. 2.1 2.1/105

Motorola (4)


- I Format der 68000-Maschinenbefehle am Beispiel des MOVE-Befehls



BB - RA - SS00 Kap. 2.1 2.1/106

MOVE-Befehle des 68000

Modus	Register- EgId	Urwort- worte	Assembler- Notation	Addressierungstyp	effektiver Operand ggf. Seiteneffekt
"000"	n	0	Rn	Register-Addressierung	Rn
"001"	n	0	An	(Adreß-)Register-Adress.	An
"010"	n	0	(An)	(Adreß-)Register indir.	Speicher[An]
"011"	n	0	(An)+	(Adreß-)Register indir. mit Postindexierung + 1,2,4	Speicher[An] An) = An)+1
"100"	n	0	-(An)	(Adreß-)Register indir. mit Preindexierung	Speicher[An] Speicher[An]-1
"101"	n	1	d(An)	Relative A. mit 16-Bit Displacement	Speicher[An+16]
"110"	n	1	d(An,Xn)	Register-Relative Adr. mit Index. Xn kann Daten- oder Adreßregister sein	Speicher[(An+Xn)+N(n)]
"111"	"000"	1	d	direkte Addressierung	Speicher[d]
"111"	"001"	2	d	direkte Adr. (32 Bit)	Speicher[d]
"111"	"010"	1	d(PC),d(*)	Programmzähler-relativ	Speicher[PC+d+2]
"111"	"011"	1	d(*),Xn	Programmzähler-relativ mit Index	Speicher[PC+d+2+X(n)]
"111"	"100"	1-2	#zahl	unmittelbare Addressierung	zahl



BB - RA - SS00

Intel 8086

- I aufwärtskompatibel zu 8-Bit Prozessor 8080A/8085
- I für 8- und 16-Bit Verarbeitung ausgelegt
- I Charakterisierung
 - I segmentierte Speicheradressierung
 - I dynamisches Verschieben von Programm-, Daten- und Speicherbereichen
 - I Interrupt-System
 - I Unterstützung von Mehrprozessorbetrieb
 - I Adreßraum von 1 MByte

BB - RA - SS00 Kap. 2.1 2.1/108


Intel (2)

- für Anwender benutzbare Register
 - | 4 allgemeine Register
 - | 4 Pointer- und Indexregister
 - | 4 Segmentregister
 - | 1 Statusregister
 - | 1 Befehlszähler
- im Gegensatz zu MC68000 Verwendungsmöglichkeit der Register eingeschränkt und genau festgelegt

BB - RA - SS00

Kap. 2.1

2.1/109



Intel (3)

- Datenformate
 - | arithmetische und logische Operationen können Byte- oder wortweise durchgeführt werden
 - | weitere Datenformate
 - dezimale Operanden in BCD-Darstellung (gepackte Form) und ASCII-Darstellung (ungepackte Form)
 - Byte- und Wortketten
- Adressierungsarten
 - | 24 werden unterstützt
- Befehlsformate und Befehlssatz
 - | 77 Befehle und bestehen aus 1 bis 6 Byte


BB - RA - SS00

Kap. 2.1

2.1/111

CISC-Probleme (1)

- komplexe Befehle werden (von Compiler) kaum genutzt
- Statistik auf DEC VAX 11/780



BB - RA - SS00

Kap. 2.1

2.1/112

CISC-Probleme (2)

- Mehr als 90% der ausgeführten Befehle sind **einfach**
 - | können schnell ausgeführt werden
- Unterstützung der restlichen 10% durch komplexe Maschinenbefehle **erhöht** idR Ausführungszeit der 90%
 - | 10% der auszuführenden Befehle schneller machen zu Lasten der übrigen 90%?

BB - RA - SS00

Kap. 2.1

2.1/113

Designprinzip schneller Rechner

- Was sind die **Schlüsseloperationen**?
- **Datenpfadentwurf** für diese Operationen
- Entwurf der Maschinenoperationen
 - | jede Operation in einem Datenpfadzyklus ausführbar -> kein Mikroprogramm vonnöten
- Erweiterung des Befehlssatzes nur dann, wenn Maschine dadurch nicht langsamer wird

BB - RA - SS00

Kap. 2.1

2.1/114

RISC (1)

- Nur **wichtige** Befehle werden realisiert
- **RISC kein** neuer Prozessortyp
 - idR von-Neumann-Architektur
- **Kleine** Befehlsätze (max. 100 Befehle)
- Wenige (notwendige) Adressierungsarten
 - nur zwei Befehle für Speicherzugriff
LOAD/STORE-Architektur
- Verzicht auf Mikrocode
 - festverdrahtetes Steuerwerk

BB - RA - SS00

Kap. 2.1

2.1/115

RISC (2)

- Befehle in **einem** Zyklus verarbeiten
- Aufwandsverlagerung von Hardware in die Compiler
- **Synergie** zwischen Hardware und Compiler (anstatt interpretierende Mikroprogramme)
- Großer interner Registersatz
- Leistungsfähige Speicherhierarchie

BB - RA - SS00

Kap. 2.1

2.1/116

RISC (3)

- Einsparung des Mikrobefehlsatzes
 - Performance-Gewinn durch Einsparung einer Transformationsebene
- Schnelles Dekodieren der Befehle
 - durch einfaches Befehlsformat
- Schnelle Ausführung
 - Register-orientiert durch LOAD/STORE
 - meisten Instruktionen in einem Zyklus ausführbar

BB - RA - SS00

Kap. 2.1

2.1/117

RISC (4)

- Optimierende Compiler
 - wegen einfacher Hardware
- *Kürzere Entwurfszeit*
 - einfaches Design
- Große Speicher verfügbar
 - mehr speicherverbrauchende Ansätze von Architekturlösungen werden realisiert
 - Optimierung der Zeiteffizienz anstelle der Speichereffizienz

BB - RA - SS00

Kap. 2.1

2.1/118

Beispiel:

■ MIPS RS2000/3000 (1982-89)

- 32-bit RISC Prozessor
- 32 weitgehend homogene 32-bit Register (bis auf Register mit Nr. 0 und 1)
- 32 32-bit floating-point-Register (einzeln für single precision, paarweise für double precision)

BB - RA - SS00

Kap. 2.1

2.1/119

MIPS (2)

- LOAD/STORE Architektur
- alle Befehle haben 32-bit Format
- arithm. Befehle sind vom Typ RRR (3-Adress-Befehle auf Reg. Beschränkt)
- Assembler hat Pseudo-Befehle (werden durch Sequenzen von Maschinenbefehlen ersetzt)

BB - RA - SS00

Kap. 2.1

2.1/120

MIPS(3)

Befehlsformate der Rechner MIPS R2000/3000

	Größe (bit)	6	5	5	5	5	6
Arithmetische Befehle	Format R	op	rs	rt	rd	shamt	funct
Immehalte + LOAD/STORE	Format I	op	rs	rt	adrt-teil		
Bedingte Sprungbefehle	Format J	op	Sprungadresse				

BB - RA - SS00

Kap. 2.1

2.1/121

RISC versus CISC (1)

- Einfache Instruktionen (in einem Zyklus ausführbar)
- Befehle werden durch Hardware ausgeführt
- Einfache Instruktionsformate
- Zum Teil komplexe Instruktionen (benötigen z.T. mehrere Zyklen)
- Einsatz eines Mikroprogramms
- Variable Instruktionsformate

BB - RA - SS00

Kap. 2.1

2.1/122

RISC versus CISC (2)

- LOAD/STORE-Architektur
- Nur wenige Instruktionen
- Komplexität in den Compilern
- Viele Befehle dürfen Hauptspeicher adressieren (z.T. sehr aufwendige Adressierungsmodi)
- Viele Instruktionen
- Komplexität in der Hardware

BB - RA - SS00

Kap. 2.1

2.1/123

Weitere Mikroprozessorklassen Klassen von Befehlssätzen


- DSP-Befehlssätze
 - | eingesetzt in eingebetteten Systemen
 - | angepaßt an die spezifischen Aufgaben
- EPIC- und VLIW- Befehlssätze
 - | größere Zahl von funktionellen Einheiten
 - | Speicher mit mehreren Ports
 - | „breite“ Befehle steuern alle Einheiten gleichzeitig

BB - RA - SS00

Kap. 2.1

2.1/124

VLIW-Architektur (Beispiel)



BB - RA - SS00

Kap. 2.1

2.1/125

Weitere Mikroprozessorklassen Klassen von Befehlssätzen

- Multimedia-Befehle
 - | Erweiterung bei RISC und CISC
- ASIPs
- Abstrakte Maschinen
 - | Java Abstract Machine

BB - RA - SS00

Kap. 2.1

2.1/126

Kap.2 Befehlsschnittstelle

Prozessoren, externe Sicht

- 2.1 elementare Datentypen, Operationen
- 2.2 logische Speicherorganisation
- 2.3 Maschinenbefehlssatz
- 2.4 Klassifikation von Befehlssätzen
- 2.5 Unterbrechungen
- 2.6 Prozesse

BB - RA - SS00

Kap. 2.1

2.1/128

2.5 Unterbrechungen

- Situationen während der Bearbeitung von Programmen, die besondere Behandlung erfordern

BB - RA - SS00

Kap. 2.1

2.1/129

Exceptions / Traps

Definition

prozessorinternes Ereignis, welches den normalen Programmablauf unterbricht, heißt **Exception**.

Beispiele

- arithmetischer Überlauf
- Division durch Null
- ungültiger Befehlscode
- ...

BB - RA - SS00

Kap. 2.1

2.1/130

Wie werden Exceptions behandelt?

Szenario

Der gerade aktuelle Prozessorbefehl verursachte die Ausnahmesituation.

Behandlung

Je nach Art der Exception und des Prozessors gibt es zwei Möglichkeiten:

- Ein bestimmtes *Flag* in einem *Register* wird gesetzt.
 - Der Programmierer muss den Inhalt des Flags im folgenden Programm auswerten und entsprechend reagieren.
- Es wird eine definierte Ausnahmeroutine für eine bestimmte Exception gestartet (siehe Interrupt).

BB - RA - SS00

Kap. 2.1

2.1/131

Interrupts

Definition

externes Ereignis, welches den Programmablauf verändert, heißt **Interrupt**

Interrupts werden durch asynchron zum Prozessor laufende externe Geräte erzeugt und dienen zur Kommunikation mit dem Prozessor.

Beispiele:

- Eingabe über Tastatur/Maus
- Grafikkarte benötigt neue Daten
- Datenübertragung (Festplatte, Netzwerk) beendet
- ...

BB - RA - SS00

Kap. 2.1

2.1/132

Interrupts und Exceptions

Zur Namensgebung eine Bemerkung
 Interrupts wurden ursprünglich für die Behandlung von Anfragen externer Geräte eingeführt. Derselbe Mechanismus kann auch zur Behandlung von intern generierten Exceptions genutzt werden.

Ereignis	ausgelöst	Bezeichnung
arithmetischer Überlauf	intern	Exception
undefinierter Opcode	intern	Exception
I/O-Request	extern	Interrupt
Hardware-Fehlfunktion	extern	Exception oder Interrupt

BB - RA - SS00 Kap. 2.1 2.1/133

Interrupts und Exceptions

Wesentlicher Unterschied

- Exceptions sind **synchron** zum ausgeführten Programm,
- Interrupts hingegen **asynchron**

➤ Exceptions sind reproduzierbar, indem bei gleichem Systemstatus das Programm mit den gleichen Eingaben wiederholt gestartet wird.

BB - RA - SS00 Kap. 2.1 2.1/134

Bearbeitung einer Exception

- wie die Interrupts **durch das Betriebssystem** (... siehe nächste Folie)
- **durch die Hardware**
 - **Vorteil gegenüber Softwarelösung**
 - Überprüfung auf Vorliegen einer Exception kann in der Regel im gleichen Zyklus erfolgen, in dem der entsprechende Maschinenbefehl abgearbeitet wird.
 - schnellere Abarbeitung der Befehle

BB - RA - SS00 Kap. 2.1 2.1/135

Wie werden Interrupts behandelt?

- Ein Interrupt wird asynchron zum gerade laufenden Programm ausgelöst und erfordert eine Behandlung durch das Betriebssystem.
- Es wird eine spezielle Ausnahmeroutine, die **Unterbrechungsbehandlungs-routine** oder auch **Interrupthandler** genannt, aufgerufen.

Beispiel
 Der Nutzer drückt eine Taste der Tastatur

- CPU unterbricht aktuelles Programm,
- Tastaturcode wird überprüft,
- weitere Aktionen (z.B. nach Ctrl-Alt-Del) oder Speicherung im Tastaturpuffer,
- Tätigkeit wird an unterbrochener Stelle im alten Zustand fortgesetzt

BB - RA - SS00 Kap. 2.1 2.1/136

Interrupthandler: Ursache der Ausnahme bestimmen

Das Betriebssystem benötigt Informationen über die Ursache der Ausnahme.

Zwei mögliche Varianten:

- **Causeregister**
 Bei Auftreten eines Interrupts wird ein bestimmtes Bit (*Flag*) im Causeregister gesetzt. Dieses kann vom Handler abgefragt werden.
- **Vectored Interrupt**
 Dem Betriebssystem wird ein Index aus der **Interrupttabelle** bereitgestellt, in der die Adressen für die zu speziellen Interrupts gehörenden Routinen (**ISR: Interrupt-Service-Routine**) gespeichert sind. Im Ausnahmefall wird die entsprechende Routine aufgerufen und durch den Befehl **RTI (Return-from-Interrupt)** verlassen.

BB - RA - SS00 Kap. 2.1 2.1/137

MIPS: Exception-Codes im Cause-Register

- CPU, der sogenannte Koprozessor 0, verfügt über spezielle Register für die Ausnahmebehandlung

Register	Nr.	Erläuterung
Status	12	Interrupt Maske und Enable Bits
Cause	13	Exception Type
EPC	14	Adresse des Befehls, der die Exception auslöste

Im Falle einer Exception erfolgt ein Sprung an eine von der CPU-Hardware definierte Adresse (SPIM: 0x8000 0080). Der Exception Code kann nun dem Cause-Register des Koprozessors 0 entnommen werden (Bit 5-2)

BB - RA - SS00 Kap. 2.1 2.1/138

MIPS Exception-Codes

Code	Name	Erläuterung
0	INT	Interrupt (externe Unterbrechung)
4	ADDRL	Address error during loading
5	ADDRS	Address error during storing
6	IBUS	Busfehler beim Laden des Befehls
7	DBUS	Busfehler beim Speichern von Daten
8	SYSCALL	Betriebssystemaufruf durch SYSCALL
9	BKPT	Breakpoint erreicht
10	RI	Reserved Instruction: Verwendung eines privilegierten Befehls
12	OVF	Overflow: arithmetischer Überlauf

BB - RA - SS00

Kap. 2.1

2.1/139

Interrupt-Tabelle (Vektortabelle)

- enthält die Startadressen der **ISR**,
 > jede Zeile muss jeweils eine 4-Byte Adresse aufnehmen können
- Die Indizes werden als **Interrupt-Vektornummern (IVN)** oder mit **INT** bezeichnet
- liegt oftmals auf den ersten Adressen des Hauptspeichers

BB - RA - SS00

Kap. 2.1

2.1/140

INTEL CPU Exception Table

INT	Function
0	Divide by zero
1	Single step (→ debugging)
2	Non-maskable interrupt (NMI)
3	Breakpoint
4	Overflow
5	Bound range exceeded
6	Invalid opcode
7	Coprocessor not available
8	Double fault exception
9	Coprocessor segment overrun
A	Invalid task state segment (?)
B	Segment is not present
C	Stack exception (Überlauf)
D	General protection exception
E	Page fault
F	Reserved
10	Coprocessor error

IBM PC (Hardware) Interrupt-Tabelle

INT	Function
0	Timer (55 ms - Intervall)
1	Keyboard
3	COM2 and COM4 (serieller Port)
4	COM1 and COM3 (serieller Port)
5	LPT2 (paralleler Port)
6	Floppy Disk
7	LPT1 (paralleler Port)
8	Real Time Clock (CMOS Clock)
C	PS2 - Mausport
D	Numeric Coprocessor Error
E	IDE0 - Festplatte / CDROM / ...
F	IDE1 - Festplatte / CDROM / ...

BB - RA - SS00

Kap. 2.1

2.1/142

Maskierte / Nichtmaskierte Interrupts

Prozessoren unterscheiden zwischen maskierten und nichtmaskierten Interrupts:

■ maskierter Interrupt:

- wird nur dann ausgeführt, wenn das **Interrupt Enable Bit (IE)** in einem dafür vorgesehenen Register gesetzt ist. (MIPS: Bits 8-15 im Status-Register)
- Der Nutzer kann den Registerinhalt ändern.

■ nichtmaskierter Interrupt (NMI):

- wird auf jeden Fall ausgeführt. Bei NMI handelt es sich üblicherweise um Ausnahmesituationen, die die Funktionalität des Systems gefährden.

BB - RA - SS00

Kap. 2.1

2.1/143

Interrupt in Interrupt-Service-Routine

Szenario

Es besteht eine gewisse Wahrscheinlichkeit, daß innerhalb einer ISR (z. B. durch ein I/O-Device verursacht) ein weiteres I/O-Device seinen Interrupt auslöst!

Mögliche Lösungen

- Erster Befehl in der ISR ist Ausmaskierung aller Interrupts
 > keine weiteren Interrupts möglich
- Vergabe von Interruptprioritäten derart, daß ein kritisches I/O-Device eine höhere Priorität, als ein weniger kritisches Device hat

BB - RA - SS00

Kap. 2.1


2.1/144

Interrupt-Priorität

- Falls ein Device mit Priorität n einen Interrupt auslöst, so startet die ISR mit Priorität n . Wird ein Interrupt mit einer Priorität $m > n$ ausgelöst, so wird die aktuelle ISR unterbrochen und eine neue ISR der Priorität m sofort gestartet.
- Der Versuch eines Gerätes mit einer niedrigeren Priorität als n die ISR zu unterbrechen, wird ignoriert und der Interruptcode wird zur späteren Ausführung zwischengespeichert (**pending Interrupt**).
- Nach Abarbeitung der ISR geht das System auf die user-Priorität (**userpriority 0**) zurück.

BB - RA - SS00 Kap. 2.1 2.1/145

Interrupt-Prioritäten: Illustration




BB - RA - SS00 Kap. 2.1 2.1/146

Interrupt-Prioritäten

- Prozessoren mit nur einem **Interruptlevel** (x86) ist es selbst nicht möglich, verschiedenen Geräten verschiedene Prioritäten zuzuordnen.
- Abhilfe schafft in diesem Fall ein **Interrupt-Controller**, der extern mit dem Prozessor verbunden wird (z. B. 8259A).
- Dieser externe Controller verwaltet die Prioritäten. Für den Fall dass keine ISR aktiv ist oder ein Interrupt eine laufende ISR unterbrechen darf, signalisiert er dem Prozessor einen Interrupt, falls ein solcher bei ihm anliegt
- Da er vor dem Auslösen eines weiteren Interrupts mit niedriger Priorität wissen muss, ob die ISR beendet wurde, benötigt er eine Rückmeldung vom Prozessor.

BB - RA - SS00 Kap. 2.1 2.1/147


Interrupt-Controller



- I/O-Device j teilt dem Controller durch Setzen der Signalleitung IR j mit, daß eine Ausnahmesituation vorliegt.
- Die Kennung des Interrupts wird in das Register IVN eingetragen.
- Der Controller gibt die Meldung durch Setzen des Signals INT an die CPU weiter.
- Ist die CPU bereit, so teilt sie dies dem Controller durch Setzen des Signals INTA mit.
- Der Interrupt-Controller legt den Inhalt seines IVN-Registers auf den Datenbus.

BB - RA - SS00 Kap. 2.1 2.1/148


Interrupt-Controller ff



- Der Interrupthandler der CPU nimmt den Inhalt des IVN-Registers vom Bus und rettet ihn in einem eigenen Register. Hiermit weiß der Prozessor, welches periphere Gerät den Interrupt ausgelöst hat.
- Vor der Abarbeitung des Interrupts rettet die CPU den Befehlszähler, sowie Steuer- und Statusregister auf dem Stack.
- Die CPU schlägt in der Interruptvektortabelle nach, um mit Hilfe der IVN die Startadresse der entsprechenden Interrupt-Service routine (ISR) zu finden.

BB - RA - SS00 Kap. 2.1 2.1/149

Interrupt-Controller ff



- Die CPU führt die ISR aus. Falls sie ISR Register verwendet, so muß sie deren Inhalt vorher auf dem Stack sichern.
- Vor Beendigung der ISR holt diese die geretteten Registerinhalte vom Stack.
- Die CPU stellt den ehemaligen Zustand (Befehlszähler, Steuer- und Statusregister) wieder her.
- Dem Interrupt-Controller wird die Abarbeitung des Interrupts mitgeteilt.

BB - RA - SS00 Kap. 2.1 2.1/150

IBM PC (Hardware) Interrupt-Tabelle
geordnet nach Priorität

INT	function
0	Timer (55 ms Intervall)
1	Keyboard service
8	Real time clock
9	-- Einsteckplätze
10	-- Einsteckplätze
11	-- Einsteckplätze
12	PS2 - Mouseport
13	Numeric coprocessor error
14	IDE0 - Festplatte / CDROM / ...
15	IDE1 - Festplatte / CDROM / ...
3	COM2 oder COM4 (serieller Port)
4	COM1 oder COM3 (serieller Port)
5	LPT2 (paralleler Port)
6	Floppy Disk
7	LPT1 (paralleler Port)


Kap.2 Befehlsschnittstelle

Prozessoren, externe Sicht

- 2.1 elementare Datentypen, Operationen
- 2.2 logische Speicherorganisation
- 2.3 Maschinenbefehlssatz
- 2.4 Klassifikation von Befehlssätzen
- 2.5 Unterbrechungen
- 2.6 Prozesse

- ### 2.6 Prozesse
- unabhängige oder lose gekoppelte Aufgaben werden als Prozesse modelliert
 - Prozesse werden „parallel“ bearbeitet
 - Mehrprozessbetrieb durch Dispatcher
 - Zuteilung des Prozessors
 - Prozesswechsel

- Übergänge zwischen Prozesszuständen sind ereignisgesteuert, ausgelöst durch
 - E/A Aufträge
 - Timer-Interrupts, EXIT
 - Abschluss der Prozess-Initialisierung
 - Abschluss E/A Auftrag
 - Freigabe des Prozessors



- Arbeitsweise des Dispatchers
- Prozesskontrollblock (PCB)
 - ▮ Daten für Dispatcher zur Verwaltung der Prozesse
 - ▮ Prozesszustand, -kennung, -Priorität
 - ▮ Registerinhalte
 - ▮ Speicherverwaltungsdaten
 - ▮ E/A-Status

BB - RA - SS00 Kap. 2.1 2.1/157

Behandlung von E/A-Aufträgen und Prozess-Terminierungen

BB - RA - SS00 Kap. 2.1 2.1/158

Ende-Behandlung von E/A-Aufträgen

BB - RA - SS00 Kap. 2.1 2.1/159