|
Informationen zum Seminar "VLSI CAD" (WS 2001/2002) |
|
| Veranstalter | Prof. Dr. Bernd Becker |
| Mitwirkende | Dipl.-Inf. Ilia Polian |
| Mittwoch, den 24.10.2001, um 14 Uhr c.t. (Raum 051-00-034) | |
Themenliste |
|
| Literatur | Bushnell, Agrawal: Essentials of Electronic Testing for Digital, Memory and Mixed-Signal VLSI Circuits, ausgewählte Publikationen (am Lehrstuhl in Kopie erhältlich) |
| Beschreibung | Moderne Chips (ICs) haben bis zu 100 Millionen Transistoren. Daher werden sie nicht ausschliesslich per Hand entworfen. Vielmehr wird der Designer von einem Rechner unterstützt. Es existiert eine Vielzahl von Teilproblemen, die voll- oder semiautomatisch gelöst werden können. Ein wichtiger Teilbereich ist das Testen, also die Überprüfung der ICs auf ihre Funktionsfähigkeit. Eine zweistellige Prozentzahl der hergestellten Chips ist in der Regel defekt. Sie an den Kunden auszuliefern, ist normalerweise keine gute Idee. Daher versucht man, die defekten ICs sofort auszusortieren. Die wachsende Komplexität führt im Bereich Testen zu noch grösseren Herausforderungen als bei anderen Entwurfsschritten. War noch vor wenigen Jahren Testen eine relativ eigenständige Angelegenheit, so müssen heutzutage auch Designer, Technologen usw. sich Gedanken übers Testen machen. Im Seminar wird's zunächst um das Design-Flow und die Rolle des Testens darin gehen. Danach wird der Schwerpunkt auf DfT (Design for Testability) liegen, also: Wie entwirft man Chips, die sich nachher (relativ) einfach testen lassen? Insbesondere wollen wir auf den Bereich BIST (Built-In Self Test) eingehen, also: wie kann ein Chip sich selber testen? Die Vorbesprechung ist zu Beginn des Wintersemesters. Anmeldungen werden gerne auch vorher von Ilia Polian entgegengenommen (Raum 051-01-030). |
| Zeit und Ort |
Nach Vereinbarung im SR 00-034, Geb. 051 |