|
Informationen zur Vorlesung "Technische Informatik II" (WS 2000/2001) |
|
| Veranstalter | Prof. Dr. Bernd Becker, Dr.-Ing. Christoph Scholl |
| Mitwirkende |
Dipl.-Inf. Tobias Schubert Telefon: 203-8153, Sprechstunde: Dienstags 14-15 Uhr |
| Beschreibung | Die Veranstaltung ist sowohl für Haupt- als auch für Nebenfachstudenten verbindlich. Es handelt sich um Teil II des Zyklus Technische Informatik, in dem der Aufbau und Entwurf von Rechnern von der Gatterebene bis zur Anwendungsebene behandelt wird. Nachdem der Schwerpunkt in Teil I der Veranstaltung auf der Vermittlung der notwendigen Grundlagen zum Schaltkreisentwurf lag, werden die erlernten Fähigkeiten in Teil II zum Entwurf eines kleinen Rechners, ausgehend von einzelnen Komponenten, genutzt. |
| Übungsblätter | ps: 1 2 3 4 5 6 7 8 9 10 11 12 13 14 |
| pdf: 1 2 3 4 5 6 7 8 9 10 11 12 13 14 | |
| Vorlesungsunterlagen | Datenblatt (PS), Datenblatt (PDF) Timing-Diagramm D-FlipFlop (JPG) Schaltbild Zähler (JPG) Schaltbild Dekodierer (JPG) Schaltbild SRAM (JPG) Lesezugriff SRAM (JPG) Schreibzugriff SRAM (JPG) Befehle der RE-TI-II (PS), Befehle der RE-TI-II (PDF) Überblick RE-TI-II (JPG) Aufbau RE-TI-II (JPG) Datenpfade RE-TI-II (JPG) SRAM RE-TI-II (JPG) Compute Immediate (JPG) Compute Memory (JPG) Fetch (JPG) Jump (JPG) Load (JPG) LoadI (JPG) LoadIn1 (JPG) Move (JPG) Store (JPG) StoreIn1 (JPG) Idealisiertes Timing-Diagramm RE-TI-II (JPG) Symbole bei PLAs (JPG) Schematischer Aufbau eines PLA (JPG) Beispiel PLA (JPG) Interner Aufbau eines PAL (JPG) Datenblatt 2 (PS), Datenblatt 2 (PDF) Clocksignal für Befehlsregister (JPG) Kontroll-Logik der RE-TI-II (JPG) Erzeugung einer symmetrischen Clock (JPG) Timing-Diagramm für Busbelegung (JPG) Timing-Analyse der Kontroll-Logik (JPG) Realisierung und Timing des Befehlszählers (JPG) Realisierung von Signalen mit 3.5 Takten Länge (JPG) Interfaces verschiedener Einheiten (JPG) Interface mit 4 I/O-Ports (JPG) Anbindung von EPROM und UART (JPG) Timing-Diagramm Bus-Protokoll (Lesen) (JPG) Timing-Diagramm Bus-Protokoll (Schreiben) (JPG) Timing-Diagramm bei Wartezyklen (1) (JPG) Timing-Diagramm bei Wartezyklen (2) (JPG) Zustandsdiagramm für Uhrzeiten (1) (JPG) Zustandsdiagramm für Uhrzeiten (2) (JPG) Zustandsdiagramm für Uhrzeiten (3) (JPG) Zustandsdiagramm für SRAM (JPG) Zustandsdiagramm für EPROM (JPG) Zustandsdiagramm für UART (JPG) |
| Zeit und Ort |
Di 16-18 Uhr c.t. / Geb. 101 Raum 00-026 Do 16-17 Uhr c.t. / Geb. 101 Raum 00-026 |
| Übungen |
Do 17-18 Uhr in folgenden 4 Gruppen:
|
| Literatur |
J. Keller, W. Paul: Hardware Design - Formaler Entwurf digitaler Schaltungen Teubner Verlag, 1997, ISBN 3-8154-2304-X Fehlerkorrekturen zu dem Buch |
| Skript zur Vorlesung Technische Informatik I im Sommersemester 2000. | |
|
A.S. Tannenbaum: Computerarchitektur: Strukturen, Konzepte, Grundlagen (4. Auflage) Prentice Hall, 1999, ISBN 3-8272-9573-4 |
|
|
J.L. Hennessy, D.A. Patterson: Computer Organization and Design: The Hardware Software Interface Morgan Kaufmann, 1996, ISBN 1-55860-281-X |
|
| Links | Informationen zu NEUMI (RE-TI-II Simulator) |
| Scheinkriterien, Abschlußklausur |
Nach Abschluß der Vorlesung wird am Ende der Semesterferien (voraussichtlich am 03.04.2001)
ein Klausurtermin angeboten. Diese Klausur kann als Scheinklausur für die Vorlesung Technische Informatik II oder als
Vordiplomsklausur genutzt werden. Im zweiten Fall besteht die Klausur dann aus
einem Technische Informatik I- und einem Technische Informatik II-Teil. Für den Erwerb des Technische Informatik II-Scheines sind folgende Vorleistungen zu erbringen:
Stand: Mittwoch, 04.04.2001, Änderungen vorbehalten. |
