Gesendet von Bettina Müller am 23. Juli 2003 um 12:15 Uhr.

Als Antwort auf Re: stromversorgung fpga -- Takt .. gesendet von felix am 23. Juli 2003 um 10:54 Uhr.

: : Hallo Felix, : : danke für den Hinweis ... : : : : wenn vorher ca. 1 sec pro Durchlauf des : Mit prescaler geht das meiner Meinung nach nicht. Natürlich nicht in dieser Aufgabe :-) ... Aber ich war etwas ratlos, welchen Teiler ich wohl brauche und habe mir deshalb angesehen, wie ich es in der 1. Versuchsreihe gelöst habe. : Da muesstest du ja irgendwie das TMR0 Register auf den FPGA bekommen. (Durch den Prescaler aendert sich nix an der Clock.) Wie hast du das denn gemacht? Ich meinte, dass das TMR0 Register ja ebenfalls mit dem Clock Signal arbeitet ... (allerdings wohl FF*clock) und da ich dort mit einem Prescaler von 256 hinkam, habe ich den mal als Ausgangshypothese verwendet ... ich hatte mir aber schon eine "Timer-Uhr" per GDF gebaut, bei der (in der Endfassung .. zunächst nur einige Stufen belegt) zwischen einem Teiler von 2^0 bis 2^32 ausgewählt werden kann - mit 5 Wahleingängen