Gesendet von Tobias Schubert am 23. Juli 2003 um 10:38 Uhr.

Als Antwort auf Wuerfel Clock Eingang gesendet von felix am 23. Juli 2003 um 09:59 Uhr.

: Hallo, : unsere Wuerfel Realisierung sieht etwa so aus: : Entity ... : (CLK: In Bit,...) : ... : CLK soll natuerlich die Clock sein. Beim kompilieren schiebt er das Signal nun auf Pin 12, und nicht auf den Pin83, wie es komfortabler waere. Wie kann ich eine Belegung des CLK Signals auf Pin83 erzwingen, und - wenn das nicht geht - reicht es einfach einen Draht von Pin83 zu Pin12 zu verlegen? ********************************** MAX+PLUS II bietet die Möglichkeit die automatisch erzeugte Pin-Belegung manuell zu ändern: 1) Design übersetzen. 2) MAX+PLUS II / Floorplan Editor öffnen. 3) Im Menü Layout die Optionen "Device View" und "Current Assignments Floorplan" aktivieren. 4) Im Menü Assign die Option "Back-Annotate Project" auswählen und das erscheinende Dialog-Fenster mit OK bestätigen. 5) Jetzt können die Pins mit gedrückter linker Maustaste verschoben werden. 6) WICHTIG: DESIGN NEU ÜBERSETZEN!!!! Damit sollte es klappen. Gruß Tobias