| Gesendet von Tobias Schubert am 22. April 2002 um 18:09 Uhr. |
|
Hallo, Bei mehreren Gruppen gibt's Probleme bei der Simulation des 4-Bit Zählers, obwohl die Einzelkomponenten einwandfrei funktionieren. Mittlerweile ist es mir gelungen, Teile dieser Fehler zu reproduzieren und zu beheben. Und zwar sollte für diese Aufgabe - im Unterschied zur Angabe im Max+Plus Tutorial - die Option "Multilevel Synthese für MAX7000 FPGAs" im Ordner "ASSIGN/GLOBAL PROJECT LOGIC SYNTHESIS" unbedingt deaktiviert werden. Danach funktioniert (zumindest bei mir) alles reibungslos. Ich würde alle Gruppen, die mir von Ihren Problemen berichtet hatten, um ein Feedback zu meinem Vorschlag bitten. Ähnliche Probleme gibt es bei Versuchsreihe 2 / Versuch 3 (Speicherbaustein). Leider hilft hier oben genannte Alternative nicht, da dann der Schaltkreis zu groß für das FPGA wird. Hierzu in Kürze mehr! Gruß |
|