Diskussionsforum

Betreff: Re: VR2 V4 A2 VHDL

Antwort(en) Eine Antwort erstellen Diskussionsforum

Gesendet von Tobias Schubert am 24. Juni 2002 um 11:32 Uhr.

Als Antwort auf VR2 V4 A2 VHDL gesendet von Stefan am 24. Juni 2002 um 10:46 Uhr.

: Hallo,
: man soll doch den abgebildeten Rechner in VHDL, ohne Carry in-out, mit 4-Bit mult und 8-Bit Ausgang realisieren. Das würde aber bedeuten, das die Addition/Subtraktion weiter ein 4-Bit Ergebnis liefert. Also 2-3 zB ist 15. 15+2=1
: Aber mit einem 8-Bit Ausgang 255 bzw 17.
: Wie soll es denn jetzt sein??
: Wir haben es jetzt mit 2-3=255 und 15+2=17 gemacht.
: Wollte nur mal fragen, für alle die es (bisher) nicht so gemacht hatten.
: Grüße Stefan
--> Negative Ergebnisse müssen nicht berücksichtigt werden, d.h. das Ergebnis ist in diesen Fällen irrelevant, 15+2 ist aber 17 und definitiv nicht 2.
Gruß
Tobias

Antwort(en)

Eine Antwort erstellen

Letzte Änderung: März 2002, Tobias Schubert

Name:
EMail:
Betreff:
Nachricht:	: : Hallo, : : man soll doch den abgebildeten Rechner in VHDL, ohne Carry in-out, mit 4-Bit mult und 8-Bit Ausgang realisieren. Das würde aber bedeuten, das die Addition/Subtraktion weiter ein 4-Bit Ergebnis liefert. Also 2-3 zB ist 15. 15+2=1 : : Aber mit einem 8-Bit Ausgang 255 bzw 17. : : Wie soll es denn jetzt sein?? : : Wir haben es jetzt mit 2-3=255 und 15+2=17 gemacht. : : Wollte nur mal fragen, für alle die es (bisher) nicht so gemacht hatten. : : Grüße Stefan : --> Negative Ergebnisse müssen nicht berücksichtigt werden, d.h. das Ergebnis ist in diesen Fällen irrelevant, 15+2 ist aber 17 und definitiv nicht 2. : Gruß : Tobias