Gesendet von Tobias Schubert am 18. April 2002 um 17:52 Uhr.

Als Antwort auf Reihe 2 - Versuch 1 - Aufgabe 3 gesendet von gr 05 01 am 18. April 2002 um 17:25 Uhr.

: 1. Duerfen wir bei aufgabe 3 Versuch 1 Reihe 2 : "Bauteilrecycling" betreiben? : Also zuerst ein 2-bit csa aufbauen den dann als eigenes bauteil speichern und diesen dann wiederverwenden? --> Ja, die technische Umsetzung bleibt Euch überlassen. : 2. Selbe Aufgabe. Wie kann man im Graphic Editor einen Anschluss mit Konstant 1 bzw 0 erzeuge? Ich habe einen Input generiert und ihn mit 1 bzw 0 vorbelegt. Ist das so Ok? : Danke im voraus. --> Konstante "1" bzw. "0" Signale lassen sich innerhalb des GDF-Editors auch mit den Bibliotheks-Modulen VCC bzw. GND und anschliessender Verdrahtung mit den entsprechenden Pins realisieren. Wenn ich Euch richtig verstehe, dann habt Ihr einen zusätzlichen Eingang definiert und diesen in der Simulation mit "1" bzw. "0" vorbelegt, oder? Das verlagert ja nur das Problem, das Ihr nach der Programmierung des FPGAs trotzdem einen Pin mit VCC oder GND verbinden müsst. Dies könnte insbesondere bei den Versuchen 4 und 5 dieser Versuchsreihe problematisch werden. Besser Ihr nehmt diese "Verdrahtung" wie oben skizziert gleich mit in Euer Design auf. Gruß Tobias